EDA自动电子钟 数字时钟

燕山学课程设计（文）务书
院（系）：电气工程学院 基层教学单位：电子实验中心
学 号

学生姓名

专业（班级）

设计题目
动电子钟
设
计
技
术
参
数
●24时制进行时间显示
●够显示时分钟
●电00：00：00开始显示


设
计

求
●采6静态数码显示时间
工
作
量
●学会Max+PlusII软件实验箱
●独立完成电路设计编程载连接电路调试
●参加答辩书写务书
工
作
计
划
1 解EDA基知识学软件Max+PlusII发务书开始电路设计
2 学实验箱继续电路设计
3 完成电路设计
4 编程载连接电路调试验收
5 答辩书写务书
参
考
资
料

数字电子技术基础阎石编高等教育出版社
EDA课程设计指导书
指导教师签字

基层教学单位签字


2011年3 月 18 日

目 录


第1章 设计说明……………………………………………………………………………3
11设计思路………………………………………………………………………3
12模块介绍………………………………………………………………………3
13真值表…………………………………………………………………………4
第2章 原理图………………………………………………………………………………5
第3章 波形访真图…………………………………………………………………………7
第4章 脚锁定硬件连线……………………………………………………………10
41脚锁定………………………………………………………………………10
42硬件连线………………………………………………………………………10
第5章 总结 ………………………………………………………………………………11
参考文献 ……………………………………………………………………………………12








第章 设计说明
设计思路
动电子钟求000000开始显示235959实际60*60*24进制加法器固电路设计时需已加法计数器改成60*60*24进制加法计数器行整计数器分三模块模块两十进制计数器组成

74160真值表

二 模块介绍
模块：模块秒模块十进制计数器十进制计数器该六进制计数器组成输出分接秒位十位
模块二：模块二分模块构成秒模块样输出分接分位十位
模块三：模块三时模块先两十进制计数器组成100进制计数器改24进制输出分接时位十位

三 真值表

1A
1B
1C
1D
2A
2B
2C
2D
3A
3B
3C
3D
4A
4B
4C
4D
5A
5B
5C
5D
6A
6B
6C
QD
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
1
0
0
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
1
0
0
1
1
0
1
0
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
1
0
0
1
1
0
1
0
1
0
0
1
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
1
0
0
1
1
0
1
0
1
0
0
1
1
0
1
0
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
…
1
0
0
1
1
0
1
0
1
0
0
1
1
0
1
0
1
1
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0


第二章 原理图
模块

模块二

模块三

总原理图

第三章 仿真波形

秒位进十位时输出波形图





秒进分时输出波形图










分位进十位输出波形




分进时时输出波形图











时位进十位时输出波形图





回零点时输出波形图









第四章 脚锁定硬件连线
41脚锁定
CLK锁175
M1M2M3M4M5M6分锁9495969799100
1A1B1C1D2A2B2C2D分锁127128131132133134135136
3A3B3C3D4A4B4C4D分锁139140141142143144147148
5A5B5C5D6A6B6C6D分锁7583858687888990
42硬件连线
3D03D13D23D33D43D53D63D7分接7583858687888990
CLK脉脚接175

























第五章 总结
通次EDA电路设计仅学会Max+PlusII软件完成电路设计进步加深数字电路认识通实践深入解门电路组合逻辑电路触发器时序逻辑电路等设计方法学会基数字电路设计电子产品原理程
总说次设计动电子钟设计较成功然设计中遇问题老师辛勤指导终迎刃解点成感终觉时学知识实价值达理实际相结合目仅学少知识锻炼力路更加清楚认识时未更信心
前总觉课知识难实际应联系起通次设计增强动手力深刻体会实际动手操作重性设计程中充分认识数字技术足发现学缺点例电路元件熟悉总体设计思路明确等等学中努力改正改进
外希学校时种课程设计机会便知识更理解








参考文献
1数字电子技术基础 阎石编 高等教育出版社
2EDA课程设计指导书 郑兆兆等编














燕山学课程设计评审意见表
指导教师评语：

①该生学态度 （认真 较认真 认真）
②该生迟早退现象 （ ）
③该生赖进行设计情况 （ ）


时成绩： 指导教师签字：

2011 年 3 月18日
图面成绩：
答辩组评语：

①设计巧妙实现设计求创新
②设计合理实现设计求
③实现部分设计求
④没完成设计求者实现部分设计求

答辩成绩： 组长签字：

2011年 3 月 18 日
课程设计综合成绩：
答辩组成员签字：




2011年 3 月 18 日

文档香网(httpswwwxiangdangnet)户传

《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档