EDA实验报告实验三、序列检测器的设计

实验三序列检测器设计
预容
1预序列发生器检测器基工作原理
2画出实验原理草图
3写出实验基步骤源程序
二实验目
1掌握序列检测器工作原理
2学会状态机进行数字系统设计
三实验器材
PC机台EDA教学实验系统台载电缆根（已接）导线干
四 实验求
1 检测连续41’状态机画出状态转移图写出VHD代码（必做部分）
2 解试验箱完成数分配器硬件实验（实验硬件操作首次请谨慎试验箱）
3 检测10001110序列检测该序列输出1’ （部分选作）
五实验原理实验容
1 序列发生器原理（部分选作）
数字信号传输数字系统测试中时需组特定串行数字信号产生序列信号电路称序列信号发生器
实验求产生串序列10001110该电路计数器数选择器构成结构图图6－1示中锁存输出功消序列产生时出现毛刺现象：

Clock
计数器
序列产生
（数选择器）
锁存输出




图6－1 序列发生器结构图
2序列检测器基工作程：
序列检测器检测组组二进制码组成脉序列信号数字通信中着广泛应序列检测器连续收组串行二进制码果组码检测器中预先设置码相输出1否输出0种检测关键正确码收必须连续求检测器必须记住前次正确码正确序列直连续检测中收位码预置应码相检测程中位相等回初始状态重新开始检测状态图图6－2示：

图6－2 序列检测器状态图
3状态机基设计思想：
状态连续变化数字系统设计中采状态机设计思想利提高设计效率增加程序读性减少错误发生率时状态机设计方法数字系统中种常设计方法般说标准状态机分摩尔（Moore）机米立（Mealy）机两种摩尔机中输出仅仅前状态值函数仅时钟升时发生变化米立机输出前状态值前输出值前输入值函数实验串二进制码中检测出已预置8位二进制码10001110增加位二进制码相增加状态加初始态9状态实现状态机图6－3示

图6－3 8位二进制码10001110检测状态机

注意：图作参考检测二进制码程
4实验容：
1序列发生器检测器代码：
library ieee
use ieeestd_logic_1164all
entity string_detector is
port(dclkrstin bit
qout bit)
end string_detector
architecture my_arch of string_detector is
type state is (zeroonetwothree)
signal pr_statenx_statestate

begin
process(rstclk)
begin
if(rst＇1＇)then
pr_state elsif(clk＇event and clk＇1＇)then
pr_state end if
end process
process(dpr_state)
variable a integer

begin
case pr_state is
when zero>
q<＇0＇
if(d＇1＇) then nx_state else nx_state end if
when one>
q<＇0＇

if(d＇1＇) then nx_state else nx_state aa+1
if(a5)then a0
nx_state end if
end if
when two>
q<＇0＇
if(d＇1＇) then nx_state else nx_state aa+1
if(a5) then a0
nx_state end if
end if
when three>
q<＇1＇
if(d＇0＇) then nx_state else nx_state end if
end case
end process
end my_arch


2编译进行仿真图形

3结果分析
第段出现111q1第二段出现1111q11正确面出现11q0正确
实验中定延迟
4心体会
较长代码次性编写运行成功需机运行加调试果运行出错修改正确结果实验程步认真操作出错认真分析实验结果找出错误根源认真细致实验结果达理想效果
文档香网(httpswwwxiangdangnet)户传

《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档