集成电路版图课程
设计报告
姓名：
学号：
班级：微电子科学技术班
项目名称：38组合译码器版图设计
合作者：
目录
概述 2
二设计目意义 2
三设计容求 2
四设计思想说明 2
五设计采硬件软件环境 2
六设计步骤模块组成说明 2
七源代码设计图 3
八设计器件模拟 3
九测试结果分析 3
十版图调试验证优化 3
十３－８译码器应说明 3
十二心体会总结 3
十三设计报告参考容 3
概述
集成电路种微型电子器件部件采定工艺电路种需晶体等源器件电阻电容等源器件布线互连起制作块半导体晶片封装壳执行特定电路货系统功微型结构
整集成电路设计程中版图设计中重环原件电路表示转换成集合表示时元件间连接线转换成集合连线图形复杂版图设计般版图设计划分成干子版图进行设计子版图进行合理规划布图子版图间进行优化连线合理布局功符合求
版图设计特定规规集成电路制造厂家根工艺特点制定工艺设计规设计厂家提供规开始设计版图设计程中进行定期检查避免错误积累导致难修改
二设计目意义
1 利学集成电路知识设计38组合译码器考虑实现功种电路结构分析优缺点进行较选着较种结构实现预期功
2 解 LEdit 环境方法学熟练掌握方法选择合适nm工艺画出预期设计电路电路图画出棒状图作电路图转化版图间桥梁
3 解 LEdit 环境方法学熟练掌握方法选择合适nm工艺画出预期设计电路电路图画出棒状图作电路图转化版图间桥梁
4 解SEdit环境方法学熟悉掌握方法
5 解分析绘制电路图功够达原预计效果
6 解电路分析软件验证电路功
7 掌握电路分析中工作电压输入信号添加方法
8 掌握电路分析中分析设定输出设定方法
9 掌握仿真分析结果中提取相应参数结果进行分析纳
三设计容求
1 首先利 S—Edit 编辑反相器三输入非门操作流程：进入 S—Edit——建立新文件——环境设置——新增模块——建立反相器电路符号——新增模块——建立三输入非门电路符号——应模块——建立38译码器电路
2 SEdit 编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——输出设定——执行仿真——显示结果
3 反相器直流特性操作流程： SEdit编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——分析设定——显示设定——执行仿真——显示结果
4 三输入非门直流分析操作流程： SEdit 编辑非门模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果
5 38译码器直流分析操作流程： SEdit 编辑非门模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果
6 LEdit 画反相器三输入非门布局图步骤 ：
开LEdit程序——存新文件——取代设定——编辑元件——环境设定——选取图层——选择绘图形状——设计规设定——设计规检查——检查错误——修改象——绘制边形——设计规检查——检查错误——移动象
7 利 T—Cell 建立反相器三输入非门布局图步骤：
建立新单元——创建变量——定义变量值——引创建方块函数——保存文件——建立新单元——引 Cell——设计规检查——修改参数——设计规检查——保存文件——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建圆形函数——保存文件——设计规检查
8 LEdit画38组合译码器布局图步骤：
进入 LEdit——建立新文件——环境设定——编辑组件——绘制种图层形状——设计规检查
四设计思想说明
38译码器输入3引脚输出8引脚高低电表示输入输出输入二进制输入3位二进制数111应十进制数7输出8引脚表示10进制数根输入二进制数输出果输入101第5引脚低电表示二进制数5
逻辑表达式：
38译码器真值表：
A2
A1
A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
根逻辑表达式SEdit设计电路原理图通仿真根电路原理图设计版图
五设计采硬件软件环境
硬件：电脑
软件环境：Tanner Pro 111
六设计步骤模块组成说明
设计步骤
１进入 S—Edit——建立新文件——环境设置——引模块——建立反相器电路符号——新增模块——建立非门电路符号
２ SEdit 编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——输出设定——执行仿真——显示结果反相器直流特性操作流程： SEdit编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——分析设定——显示设定——执行仿真——显示结果非门直流分析操作流程： SEdit 编辑非门模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果
３开LEdit程序——存新文件——取代设定——编辑元件——环境设定——选取图层——选择绘图形状——设计规设定——设计规检查——检查错误——修改象——绘制边形——设计规检查——检查错误——移动象
４建立新单元——创建变量——定义变量值——引创建方块函数——保存文件——建立新单元——引 Cell——设计规检查——修改参数——设计规检查——保存文件——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建圆形函数——保存文件——设计规检查
模块
反相器：３－８译码器输入端
三输入非门：３－８译码器输出端
七源代码设计图
T－Sipce仿真源代码：
反相器：
* SPICE netlist written by SEdit Win32 1010
* Written on Jun 9 2020 at 151747
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(out) v(in)
* Waveform probing commands
probe
options probefilenameFile1dat
+ probesdbfileC＼Users＼20172＼Desktop＼EDA实验＼File1sdb
+ probetopmoduleinveter
* Main circuit inveter
M1 OUT IN Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 OUT IN Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
v3 Vdd Gnd 50
v4 IN Gnd pulse(00 50 0 10n 10n 100n 200n)
* End of main circuit inveter
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(out) v(in)
三输入非门：
* SPICE netlist written by SEdit Win32 1010
* Written on Jun 9 2020 at 161931
* Waveform probing commands
probe
options probefilenameFile1dat
+ probesdbfileC＼Users＼20172＼Desktop＼EDA实验＼File1sdb
+ probetopmoduleNAND3_pulse
* Main circuit NAND3_pulse
M1 OUT A N8 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 N8 B N7 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M3 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M4 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M5 OUT A Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M6 OUT B Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M7 OUT C Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
v8 Vdd Gnd 50
v9 C Gnd pulse(00 50 0 10n 10n 100n 200n)
v10 B Gnd pulse(00 50 0 10n 10n 100n 200n)
v11 A Gnd pulse(00 50 0 10n 10n 100n 200n)
* End of main circuit NAND3_pulse
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(out) v(A) v(B) v(C)
３８译码器：
* SPICE netlist written by SEdit Win32 1010
* Written on Jun 9 2020 at 164952
* Waveform probing commands
probe
options probefilenameFile1dat
+ probesdbfileC＼Users＼20172＼Desktop＼EDA实验＼File1sdb
+ probetopmodule3_8TS
SUBCKT inveter IN OUT Gnd Vdd
M1 OUT IN Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 OUT IN Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
ENDS
SUBCKT NAND3_pulse A B C OUT Gnd Vdd
M1 OUT A N8 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 N8 B N7 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M3 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M4 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M5 OUT A Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M6 OUT B Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M7 OUT C Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
ENDS
* Main circuit 3_8TS
Xinveter_1 A0 N6 Gnd Vdd inveter
Xinveter_2 A1 N7 Gnd Vdd inveter
Xinveter_3 A2 N8 Gnd Vdd inveter
Xinveter_4 N6 N10 Gnd Vdd inveter
Xinveter_5 N7 N1 Gnd Vdd inveter
Xinveter_6 N8 N2 Gnd Vdd inveter
XNAND3_1 N6 N7 N8 Y0 Gnd Vdd NAND3_pulse
XNAND3_2 N10 N7 N8 Y1 Gnd Vdd NAND3_pulse
XNAND3_3 N6 N1 N8 Y2 Gnd Vdd NAND3_pulse
XNAND3_4 N10 N1 N8 Y3 Gnd Vdd NAND3_pulse
XNAND3_5 N6 N7 N2 Y4 Gnd Vdd NAND3_pulse
XNAND3_6 N10 N7 N2 Y5 Gnd Vdd NAND3_pulse
XNAND3_7 N6 N1 N2 Y6 Gnd Vdd NAND3_pulse
XNAND3_8 N10 N1 N2 Y7 Gnd Vdd NAND3_pulse
v1 Vdd Gnd 50
v2 A0 Gnd pulse(00 50 0 0n 0n 50n 100n)
v3 A2 Gnd pulse(00 50 0 0n 0n 10n 50n)
v4 A1 Gnd pulse(00 50 0 0n 0n 100n 200n)
* End of main circuit 3_8TS
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(Y0)V(Y1)V(Y2)v(Y3)V(Y4)V(Y5)v(Y6)V(Y7) v(A0) v(A1) v(A2)
八设计器件模拟
1Sedit设计反相器三输入非门电路图仿真
SEdit电路设计模块中画出反相器晶体级电路图反相器符号三输入非门晶体级电路图三输入非门符号图示：
图 1 反相器晶体级电路图
图 2 反相器符号IN输入OUT输出
图 3 三输入非门晶体级电路图ABC输入OUT输出
图 4 三输入非门符号
利TSpice设置SPICE文件进行仿真NAND３INV仿真输出模拟波形图示
图 反相器模拟波形
图 NAND３模拟波形
２SEdit引三输入非门反相器组件设计３－８译码器电路图图示：
图 ５NAND３电路图
利TSpice设置SPICE文件进行仿真３－８组合译码器仿真输出模拟波形图示
图 ３８译码器模拟波形
画图软件画出３－８译码器棒状图进行优化图
示： 图 棒状图
LEdit画出反相器布局图三输入非门布局图进行DRC检查图示：
图 反相器版图DRC检查结果
图 NAND３版图DRC检查结果
LEdit引组件（反相器NAND３）画出３－８译码器版图进行DRC检查图示：
图 ３－８译码器版图DRC检查
NmosPmos截面图
图 Nmos截面图
图 Pmos截面图
九测试结果分析
根波形图分析波形基符合３－８译码器真值表
A2
A1
A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
十版图调试验证优化
优化前版图：
布局合理浪费量空间分析改进版图：
违反设计规条件做空间利率化
十版图设计应说明
应单片机中址译码指令译码逻辑表达式等
十二心体会总结
次完成课程设计程中软件操作熟练电路原理图版图绘制程仿真程中走弯路次绘制逐渐掌握软件操作达次设计目版图绘制程中版图设计规进步掌握
知识掌握够导致次结果没达优化次课程设计集成电路设计领域开扇门相信断实践中更快成长
十三参考文献
［１］ 陆学斌．集成电路版图设计［Ｍ］北京学出版社 ２０１２
［２］ 赵政．集成电路设计实践报告［ＯＬ］西安理工学 ２０１５
［３］ 阎石．数字电子技术基础（第六版）［Ｍ］高等教育出版社 ２０１６
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
集成电路版图课程
设计报告
姓名：
学号：
班级：微电子科学技术班
项目名称：38组合译码器版图设计
合作者：
目录
概述 2
二设计目意义 2
三设计容求 2
四设计思想说明 2
五设计采硬件软件环境 2
六设计步骤模块组成说明 2
七源代码设计图 3
八设计器件模拟 3
九测试结果分析 3
十版图调试验证优化 3
十３－８译码器应说明 3
十二心体会总结 3
十三设计报告参考容 3
概述
集成电路种微型电子器件部件采定工艺电路种需晶体等源器件电阻电容等源器件布线互连起制作块半导体晶片封装壳执行特定电路货系统功微型结构
整集成电路设计程中版图设计中重环原件电路表示转换成集合表示时元件间连接线转换成集合连线图形复杂版图设计般版图设计划分成干子版图进行设计子版图进行合理规划布图子版图间进行优化连线合理布局功符合求
版图设计特定规规集成电路制造厂家根工艺特点制定工艺设计规设计厂家提供规开始设计版图设计程中进行定期检查避免错误积累导致难修改
二设计目意义
1 利学集成电路知识设计38组合译码器考虑实现功种电路结构分析优缺点进行较选着较种结构实现预期功
2 解 LEdit 环境方法学熟练掌握方法选择合适nm工艺画出预期设计电路电路图画出棒状图作电路图转化版图间桥梁
3 解 LEdit 环境方法学熟练掌握方法选择合适nm工艺画出预期设计电路电路图画出棒状图作电路图转化版图间桥梁
4 解SEdit环境方法学熟悉掌握方法
5 解分析绘制电路图功够达原预计效果
6 解电路分析软件验证电路功
7 掌握电路分析中工作电压输入信号添加方法
8 掌握电路分析中分析设定输出设定方法
9 掌握仿真分析结果中提取相应参数结果进行分析纳
三设计容求
1 首先利 S—Edit 编辑反相器三输入非门操作流程：进入 S—Edit——建立新文件——环境设置——新增模块——建立反相器电路符号——新增模块——建立三输入非门电路符号——应模块——建立38译码器电路
2 SEdit 编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——输出设定——执行仿真——显示结果
3 反相器直流特性操作流程： SEdit编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——分析设定——显示设定——执行仿真——显示结果
4 三输入非门直流分析操作流程： SEdit 编辑非门模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果
5 38译码器直流分析操作流程： SEdit 编辑非门模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果
6 LEdit 画反相器三输入非门布局图步骤 ：
开LEdit程序——存新文件——取代设定——编辑元件——环境设定——选取图层——选择绘图形状——设计规设定——设计规检查——检查错误——修改象——绘制边形——设计规检查——检查错误——移动象
7 利 T—Cell 建立反相器三输入非门布局图步骤：
建立新单元——创建变量——定义变量值——引创建方块函数——保存文件——建立新单元——引 Cell——设计规检查——修改参数——设计规检查——保存文件——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建圆形函数——保存文件——设计规检查
8 LEdit画38组合译码器布局图步骤：
进入 LEdit——建立新文件——环境设定——编辑组件——绘制种图层形状——设计规检查
四设计思想说明
38译码器输入3引脚输出8引脚高低电表示输入输出输入二进制输入3位二进制数111应十进制数7输出8引脚表示10进制数根输入二进制数输出果输入101第5引脚低电表示二进制数5
逻辑表达式：
38译码器真值表：
A2
A1
A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
根逻辑表达式SEdit设计电路原理图通仿真根电路原理图设计版图
五设计采硬件软件环境
硬件：电脑
软件环境：Tanner Pro 111
六设计步骤模块组成说明
设计步骤
１进入 S—Edit——建立新文件——环境设置——引模块——建立反相器电路符号——新增模块——建立非门电路符号
２ SEdit 编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——输出设定——执行仿真——显示结果反相器直流特性操作流程： SEdit编辑反相器模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——分析设定——显示设定——执行仿真——显示结果非门直流分析操作流程： SEdit 编辑非门模块——输出成 SPICE 文件——进入 TSPICE——加载包含文件——电源设定——输入设定——分析设定——显示设定——执行仿真——显示结果
３开LEdit程序——存新文件——取代设定——编辑元件——环境设定——选取图层——选择绘图形状——设计规设定——设计规检查——检查错误——修改象——绘制边形——设计规检查——检查错误——移动象
４建立新单元——创建变量——定义变量值——引创建方块函数——保存文件——建立新单元——引 Cell——设计规检查——修改参数——设计规检查——保存文件——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建边形函数——保存文件——设计规检查——创建变量——定义变量值——引创建圆形函数——保存文件——设计规检查
模块
反相器：３－８译码器输入端
三输入非门：３－８译码器输出端
七源代码设计图
T－Sipce仿真源代码：
反相器：
* SPICE netlist written by SEdit Win32 1010
* Written on Jun 9 2020 at 151747
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(out) v(in)
* Waveform probing commands
probe
options probefilenameFile1dat
+ probesdbfileC＼Users＼20172＼Desktop＼EDA实验＼File1sdb
+ probetopmoduleinveter
* Main circuit inveter
M1 OUT IN Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 OUT IN Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
v3 Vdd Gnd 50
v4 IN Gnd pulse(00 50 0 10n 10n 100n 200n)
* End of main circuit inveter
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(out) v(in)
三输入非门：
* SPICE netlist written by SEdit Win32 1010
* Written on Jun 9 2020 at 161931
* Waveform probing commands
probe
options probefilenameFile1dat
+ probesdbfileC＼Users＼20172＼Desktop＼EDA实验＼File1sdb
+ probetopmoduleNAND3_pulse
* Main circuit NAND3_pulse
M1 OUT A N8 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 N8 B N7 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M3 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M4 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M5 OUT A Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M6 OUT B Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M7 OUT C Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
v8 Vdd Gnd 50
v9 C Gnd pulse(00 50 0 10n 10n 100n 200n)
v10 B Gnd pulse(00 50 0 10n 10n 100n 200n)
v11 A Gnd pulse(00 50 0 10n 10n 100n 200n)
* End of main circuit NAND3_pulse
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(out) v(A) v(B) v(C)
３８译码器：
* SPICE netlist written by SEdit Win32 1010
* Written on Jun 9 2020 at 164952
* Waveform probing commands
probe
options probefilenameFile1dat
+ probesdbfileC＼Users＼20172＼Desktop＼EDA实验＼File1sdb
+ probetopmodule3_8TS
SUBCKT inveter IN OUT Gnd Vdd
M1 OUT IN Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 OUT IN Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
ENDS
SUBCKT NAND3_pulse A B C OUT Gnd Vdd
M1 OUT A N8 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M2 N8 B N7 Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M3 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M4 N7 C Gnd Gnd NMOS L2u W22u AD66p PD24u AS66p PS24u
M5 OUT A Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M6 OUT B Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
M7 OUT C Vdd Vdd PMOS L2u W22u AD66p PD24u AS66p PS24u
ENDS
* Main circuit 3_8TS
Xinveter_1 A0 N6 Gnd Vdd inveter
Xinveter_2 A1 N7 Gnd Vdd inveter
Xinveter_3 A2 N8 Gnd Vdd inveter
Xinveter_4 N6 N10 Gnd Vdd inveter
Xinveter_5 N7 N1 Gnd Vdd inveter
Xinveter_6 N8 N2 Gnd Vdd inveter
XNAND3_1 N6 N7 N8 Y0 Gnd Vdd NAND3_pulse
XNAND3_2 N10 N7 N8 Y1 Gnd Vdd NAND3_pulse
XNAND3_3 N6 N1 N8 Y2 Gnd Vdd NAND3_pulse
XNAND3_4 N10 N1 N8 Y3 Gnd Vdd NAND3_pulse
XNAND3_5 N6 N7 N2 Y4 Gnd Vdd NAND3_pulse
XNAND3_6 N10 N7 N2 Y5 Gnd Vdd NAND3_pulse
XNAND3_7 N6 N1 N2 Y6 Gnd Vdd NAND3_pulse
XNAND3_8 N10 N1 N2 Y7 Gnd Vdd NAND3_pulse
v1 Vdd Gnd 50
v2 A0 Gnd pulse(00 50 0 0n 0n 50n 100n)
v3 A2 Gnd pulse(00 50 0 0n 0n 10n 50n)
v4 A1 Gnd pulse(00 50 0 0n 0n 100n 200n)
* End of main circuit 3_8TS
include D＼Tanner EDA＼TSpice 101＼models＼ml2_125md
tran 1n 400n
print tran v(Y0)V(Y1)V(Y2)v(Y3)V(Y4)V(Y5)v(Y6)V(Y7) v(A0) v(A1) v(A2)
八设计器件模拟
1Sedit设计反相器三输入非门电路图仿真
SEdit电路设计模块中画出反相器晶体级电路图反相器符号三输入非门晶体级电路图三输入非门符号图示：
图 1 反相器晶体级电路图
图 2 反相器符号IN输入OUT输出
图 3 三输入非门晶体级电路图ABC输入OUT输出
图 4 三输入非门符号
利TSpice设置SPICE文件进行仿真NAND３INV仿真输出模拟波形图示
图 反相器模拟波形
图 NAND３模拟波形
２SEdit引三输入非门反相器组件设计３－８译码器电路图图示：
图 ５NAND３电路图
利TSpice设置SPICE文件进行仿真３－８组合译码器仿真输出模拟波形图示
图 ３８译码器模拟波形
画图软件画出３－８译码器棒状图进行优化图
示： 图 棒状图
LEdit画出反相器布局图三输入非门布局图进行DRC检查图示：
图 反相器版图DRC检查结果
图 NAND３版图DRC检查结果
LEdit引组件（反相器NAND３）画出３－８译码器版图进行DRC检查图示：
图 ３－８译码器版图DRC检查
NmosPmos截面图
图 Nmos截面图
图 Pmos截面图
九测试结果分析
根波形图分析波形基符合３－８译码器真值表
A2
A1
A0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
0
0
0
0
1
1
1
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
十版图调试验证优化
优化前版图：
布局合理浪费量空间分析改进版图：
违反设计规条件做空间利率化
十版图设计应说明
应单片机中址译码指令译码逻辑表达式等
十二心体会总结
次完成课程设计程中软件操作熟练电路原理图版图绘制程仿真程中走弯路次绘制逐渐掌握软件操作达次设计目版图绘制程中版图设计规进步掌握
知识掌握够导致次结果没达优化次课程设计集成电路设计领域开扇门相信断实践中更快成长
十三参考文献
［１］ 陆学斌．集成电路版图设计［Ｍ］北京学出版社 ２０１２
［２］ 赵政．集成电路设计实践报告［ＯＬ］西安理工学 ２０１５
［３］ 阎石．数字电子技术基础（第六版）［Ｍ］高等教育出版社 ２０１６
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档