河南学计算机组成原理考点
第１章 计算机系统概
1计算机硬件五部件？三部分？
运算器 存储器 控制器 输入设备 输出设备
CPU IO设备 存储器
2机器字长存储字长指令字长？
机器字长：CPU 次处理数位数
存储字长：存储器中存储单元存储二进制代码位数
指令字长：计算机指令字位数
3存容量4GB字长32该存少存储单元？
存储容量存储单元数*存储字长
存储单元数23225227
4存储器金字塔
5USB串行总线行总线？Universal Serial Bus
串行总线
6C8H（ 11001000 ）B
作符号数应十进制数少？
110010002 20010
作原码应十进制数少？
11001000原 7210
作补码应十进制数少？
11001000补10111000原5610
作8421BCD码应十进制数少？
非法 1100BCD12 范围0~9 十数符
作ASCII码应字符什？
7程序执行时源程序翻译成机器语言次读取翻译执行源程序中行语句程序称(解释程序)
8右图示级层次结构计算机系统中M1称( 传统机器 ) 功微程序解释( 机器指令 )
9CPU包括( )
A控制器
B控制器 运算器cache
C运算器存
D控制器ALU存
10 存储器计算机系统中记忆设备（ ）
A．存放程序
B．存放数
C 存放微程序
D 存放程序数
11指令( 操作码 ) (址码 )两部分组成 ( 操作码 )表示操作性质 (址码)表示操作数存储器中位置
12原始冯•诺曼机（ 运算器）中心现代计算机（存储器）中心
13（计算机体系结构）指够程序员计算机系统属性（计算机组成）程序员透明硬件细节
14计算：ax+cx2b
(1) 分解运算步骤
(2)需种操作码（包含印停机）
(3)程序数占存储器单元
15结合右图解释列概念：
存储单元：存放机器字具特定存储址存储单位
存储元件：存储位二进制信息物理元件存储器中存储单位存储基元存储元单独存取
存储字：存储单元存二进制代码逻辑单位
存储字长：存储单元存二进制代码位数
存储容量：存储器中存二进制代码总量
16结合图解释列英文缩写：
CPU：中央处理器 PC：程序计数器 IR：指令寄存器
ALU：算术逻辑单元 ACC：累加器 MQ：商寄存器
X：操作数寄存器 MAR：存储器址寄存器 MDR：存储器数寄存器
17加法指令ADD M（M存址）例图中序标出完成该指令（包括取指令阶段）信息流程
18假设存容量256M*32位指令字长存储字长机器字长相等条件指出图中寄存器位数
指令字长存储字长机器字长相等条件ACCXIRMDR寄存器均32位PCMAR寄存器均28位
19机器字长越长数表示范围（ 越）精度（越高）硬件造价（ 越高）机器字长通常（ 字节）整数倍
20指令数存存储器中计算机区分？
计算机区分指令数2种方法：
l 通时间段区分指令数取指令阶段（取指微程序）取出指令执行指令阶段（相应微程序）取出数
l 通址源区分PC提供存储单元址取出指令指令址码部分提供存储单元址取出操作数
21．已知台计算机运算速度50MIPS频1GHz（1000MHz）CPI（ 20）
MIPS 秒执行百万条指令数 1（CPI×时钟周期） 频CPI
第２章 计算机发展应
1通常计算机更新换代什？
组成计算机基电路元器件电子晶体集成电路等
2什摩尔定律？ P23
第３章 系统总线
1连接部件总线分（片总线） （系统总线）（通信总线）
传输容分（数总线） （址总线）（控制总线）
数传输方式分（行传输总线）（串行传输总线）
2总线（路复） 技术指信号（址信号数信号）公组物理线路 分时
3数总线址总线控制总线分单双传输总线？果单传输总线输入输出？
数总线双
址总线单 CPU 输出
控制总线单and双 输入输出 P44
4什正逻辑？什负逻辑？TTL电正逻辑负逻辑？描述总线什特性？
正逻辑：高电表示逻辑1低电表示逻辑0
负逻辑：高电表示逻辑0低电表示逻辑1
正逻辑 +5V等价逻辑10V等价逻辑0
电气特性
5谓三总线结构指 ( )
A 址线数线控制线
B IO总线存总线DMA总线
C IO总线存总线系统总线
D 存总线通信总线DMA总线
6关PCI总线描述错误( )
A PCI总线处理器时钟频率关高速外围设备
B PCI总线需工配置
C 系统中允许条PCI总线
D PCI总线采路复
7DMA总线全称（直接存储器访问） （高速外设）（存）直接交换信息
8ISA总线总线宽度（ 816位） EISA总线总线宽度（16位） PCI总线总线宽度（32位） 扩展（64位）
9总线设备指（总线控制权）设备指（响应 设备发总线命令）
10总线集中式判优控制分种(链式查询计数器定时查询独立请求方式) 中（链式查询） 方式障敏感 （独立请求）方式速度快种快速响应（增加控制线数） 代价
11计时器定时查询方式次计数次计数终止值开始( )
A 设备号优先级高 B 设备相优先级
C设备号优先级高 D 高速设备优先级高
12假设现17IO设备采链式查询需（3） 根控制线采计数器定时查询需（7） 根控制线采独立请求方式需（ 34） 根控制线
3 2+log2n 2n
13步通信双方（统时标）控制数传送异步通信方式采（应答握手）方式进行联系
种异步通信方式中（ 互锁）速度快（全互锁）性高
14步总线异步总线什特点？什场合？
答：步总线具统时钟控制方式简单系统中部件工作速度差异较时总线工作效率明显降般步总线部件间距离短存取速度较致场合
异步总线采应答方式进行通信允许设备间速度较差异具存取速度设备间进行通信
15面关步传输总线描述中正确( )
A公时钟信号进行步
B需应答信号
C求挂接总线部件存取时间较接
D总线长度受限制
16面关异步传输总线叙述中正确（ ）
A需应答信号
B需公时钟信号进行步
C全互锁方式性高
D挂接总线部件较速度差异
1732位总线系统中总线时钟频率66MHz假设总线短传输周期4时钟周期试计算总线数传输率想数传输率提高倍采取什措施？
解：总线传输周期4*166M秒
总线数传输率32(466M)528Mbps
想提高数传输率提高总线时钟频率增总线宽度者减少总线传输周期包含时钟周期数
18画图说明异步串行传输方式分发送十六进制数27H求字符格式：1位起始位8位数位1位奇检验位2位终止位
19增加总线带宽手段（ ）提高总线带宽？
A采信号线复技术
B增加数线宽度
C采分离式通信方式充分挖掘总线潜力
D增高总线时钟频率
20异步串行传送系统中帧格式：1起始位8数位1校验位2终止位求秒传送120帧试求传送波特率特率
解：帧包含：1+8+1+212位
波特率：（1+8+1+2）*1201440bps
特率：8*120960bps
第４章 存储器
1列存储器中( )读写速度快
A 硬盘 B 光盘
C 磁带 D 半导体存储器
2 (RAM机存储器)存储器存取时间存储单元物理位置关必须物理位置先序寻址存储器称(串行访问存储器序存取存储器)介两种存取方式间（例磁盘）存储器称(直接存取存储器)
3存CPU间增加cache存储器目( )
A 增加存容量
B 提高存性
C 解决CPU存间速度匹配问题
D 增加存容量时加快存取速度
4存储系统层次结构体现(缓存存)(存辅存)两存储层次中前者解决速度成矛盾数调动(硬件)完成者解决容量成矛盾数调动(硬件操作系统) 完成
5采虚拟存储器目( )
A 提高存速度
B 提高辅存速度
C 扩辅存存储空间
D 扩存储器寻址空间
6存储器中译码器作什？
CPU发出址信息转换成存储元选通信号电路
7某计算机存储字长16位存储容量4MB字编址寻址范围0( )
A 2201 B 220 C 2211 D 221
8容量16K × 32位存储器址线（14）根数线（ 32）根
采2K × 8位存储芯片需（32）片
采4K × 4位存储芯片需（32）片
采16K × 1位存储芯片需（32）片
采8K × 8位存储芯片需（8）片
9两种描述存储速度性指标中 （存取时间）仅完成次操作时间（ 存取周期）仅包含操作时间包含操作线路恢复时间
10什存储器带宽？存储器数总线宽度32位存取周期200ns存储器带宽少？
解：存储器带宽指单位时间存储器进出信息数量
存储器带宽 1200ns ×32位 160M位秒
20M字节秒 5M字秒
11半导体存储器芯片译码驱动方式种？特点什？
解：译码驱动方式两种：线选法重合法
线选法：根字选择线选中存储单元
重合法：址分行列两部分译码行列译码线交叉点选单元种方法通行列译码信号重合选址称矩阵译码节省器材量常译码驱动方式
12假设存储器芯片容量64K×16位存储体1024×1024矩阵行址译码器101024译码器请问列址译码器应什规格？
解：1024列应分16组采664译码器64条列译码线条列译码线选中16列
13静态机存储器（SRAM）采什原理存储信息？称静态？
解：静态机存储器（SRAM）采触发器原理存储信息
采触发器信息读出保持原状态需生称静态
14动态机存储器（DRAM）采什原理存储信息？称动态？
解：动态机存储器（SRAM）采电容存储电荷原理存储信息
电容电荷维持短时间信息会动消失需定期进行刷新生称动态
15 某RAM芯片容量128K × 16位电源接端外该芯片脚少数目（ ）
A25 B33 C34 D35
址线17+数线16+片选线1+读写控制线135
16机存储器芯片 分什信号？取值分00011011时芯片做什操作？
写操作读操作操作操作
17 SRAM DRAM通常计算机中（DRAM）存（SRAM）高速缓存
SRAM DRAM需刷新（DRAM）
SRAM DRAM集成度较高功耗较低（DRAM ）
SRAM DRAM属易失型器件（SRAM DRAM）
18什存取周期？什刷新周期？
解：存取周期：连续两次独立存储器操作（读写）需间隔时间
刷新周期：指次全部基单元电路刷新结束次全部基单元电路刷新遍止时间
198K×8位动态RAM芯片部结构排列成256×256形式存取周期01μs试问采集中刷新分散刷新异步刷新三种方式刷新间隔少？果存死区死区少？
采集中刷新方式刷新间隔2ms
中刷新死区时间：256×01μs256μs
采分散刷新方式刷新间隔：
256×（01μs+×01μs）512μs
采异步刷新方式刷新间隔2ms
20 列说法正确（ ）
AEPROM出厂改写
BEPROM改写改写次
CEPROM次改写全部擦写
DEPROM次改写局部擦写
21EPROM芯片程序运行时CSPDprogr分应高电低电？
22某8位微型机址码18位4K×4位RAM芯片组成模块板结构存储器试问：
（1）该机允许存空间少？
218 × 8位 256K×8位 256KB
（2）模块板32K×8位需模块板？
256K×8 32K×8 8块
（3）模块板片RAM芯片？
32K×8位 4K×4位 16片
（4）少片RAM？
16片×8 128片
23判断表述否正确说明理
a) CPU访问存储器时间存储器容量决定存储容量越访问存储器需时间越长
① 错误
② CPU直接访问机存储器机存储器址访问访问时间存储容量关
b) 半导体存储器加电存储数断电数丢失EPROM做成存储器加电必须重写原容
① 错误
② EPROM（擦编程读存储器）非易失性存储器断电数会丢失
c) 数计算机中配置存容量受址总线位数限制
① 正确
② 址总线位数决定存容量
242M×8SRAM芯片构成16M×8存储器请回答问题：
1 需块芯片进行扩展？
n 8片2M×8SRAM芯片进行字扩展
2 存储芯片数线样CPU连接？
n 芯片数线均直接CPU8位数总线连接
3 存储芯片址线样CPU连接？
n 芯片址线均直接CPU低21位址线连接
4 存储芯片控制线样CPU连接？
n 读写信号直接连接
n 剩余高3位址线通38译码器产生芯片片选信号CS
2516k ×2 位 存储芯片组成 32K × 8位 存储器画出存储器扩展示意图
26 存储器CPU连接中存储芯片片选信号CPU（片选址线）（访存控制信号）产生类存储芯片中通常选（ROM）存放系统程序标准子程序类常数等 （RAM）户编程设置
27 已知74LS138外部结构左图请根输出信号表推断输入端端什信号
28设某CPU址总线16根数总线16根已知系统中存储器划分：
ROM区： 0000H－3FFFH
RAM区：起始址6000H 24K×16位RAM区域
现16K×16位ROM芯片8K×16位RAM芯片试完成问题
① 需8K×16位RAM芯片数少？
② 分析芯片址范围说明译码方案
③ 画出存储器组成逻辑框图（包括ROMRAM区）
n 试分析存储器芯片类型容量
n 请问存储器芯片址范围分少？
29某存储器系统部分接线图示请回答：
RAMROM存储容量少？
RAMROM存储器址分配范围少？
30 已知种编码距离 L5该编码高具（ 4）位检错力高具（2）位纠错力 L 1 D + C ( D≥C )
31 欲汉明码传送信息10位二进制代码需增添（5）位检测位分安插第（1 2 4 8 16）位2k ≥ n + k + 1 2i ( i 012 3 )
32 组4字节汉明码传递( )位信息位
A 15 B 26 C 27 D 31
2k ≥ n + k + 1
33配偶原配置 1111 汉明码
1111111
34已知接收汉明码 1100000（配偶原配置）试问求传送信息什
1000
35提高访存速度三种措施？
采高速器件
采层次结构 Cache –存
调整存结构(单体字结构体行结构）
36高位交叉编制提高访存速度原（ ）高位址（ ）低位址（ ）
A增加存储器带宽选择体号选择体字
B增加存储器带宽选择体字 选择体号
C体行选择体号选择体字
D体行选择体字选择体号
37体行系统中高位交叉编址称（序存储）低位交叉编址称（交叉存储）
n存储体组成体存储系统存取周期T总线传输周期τ
采高位交叉编址连续读取n字需时间（nT）
采低位交叉编址连续读取n字需时间（T+（n1）τ）τ 音tao
38八体存储器中存取周期400ns存储字长32位数总线宽度32位总线传输周期50ns试求高位交叉编址低位交叉编址存储器带宽
高位交叉： 8×107bps 32*8(400*109*8)8*107bps
低位交叉： 34×107bps 32*8(400+50*(81))341*107bps
39存储器控制部件（存控）中（ 排队器）确定访存请求源优先级中（外设信息）访存级高易发生代码丢失写数读数读指令中 （写数）访存级高 （ 读指令）访存级低原（运算部件快送走已算出结果会严重影响续指令执行）
40SDRAMDDRSDRAMRDRAMCDRAM点（ ）
A 高速缓存
B 需定时刷新
C 周期两次处理器送出数
D 数交换包单位
41什程序访问局部性？存储系统中级采程序访问局部性原理？
局部性原理：指令数存连续存放指令数会次调（子程序循环程序常数）指令数存址分布机相簇聚CPU执行程序时访存具相局部性
CACHE—存层次
42假设CPU执行某段程序时访问Cache命中4800次访问存200已知Cache存取周期30ns存存取周期150ns求Cache存系统命中率效率均访问时间
（1）Cache命中率4800（4800+200）096
（2）访问效率
{30[096×30+（1096）×150]}×100
862
（3）均访问时间
096×30 +（1096）×150 348ns
43Cache （标记）记录某缓存块建立应关系 存块号Cache命中率 Cache （容量） （块长）关
44Cache （存块号）（块址）（标记）三模块组成存块调入Cache务全（机器硬件）完成
45什分立缓存？什采分立缓存？
P115
46写直达法特点（ ）
A写操作时间访问存时间
读操作时涉存写操作
B写操作时间访问Cache时间
读操作时涉存写操作
C写操作时间访问存时间
读操作时涉存写操作
D写操作时间访问Cache时间
读操作时涉存写操作
47某机存容量1MBCache容量16KB字块4字字32位采直接映射方式试问存址ABCDEH存储单元cache中什位置？
（1）存址格式
Cache容量16KBCache址线14条（21416K）
字32位4B16KB4B4K字
字块4字Cache中4K4210块
Cache字块址10位
中字块4×4B16B字块址4位（2416）
存容量1MB存址线20条 存址20位
（2）该址存块映射cache块？
存储单元Cache中址11 1100 1101 11103CDEH
（3）确定该存块否已cache块建立映射关系？
P117 P118
（4）果已建立映射关系该址位cache块存储单元？
48Cache——存址映射方式中（全相联映射）灵活性高（全相联映射）逻辑电路复杂性高
49n路相联映Cache中C字块n （ 1 ）时变直接映射n（ log2C）时变全相联映射
50四路相联Cache64块存8192块块32字存址中存字块标记 （ 9 ）位组址 （ 4 ）位字块址（ 5 ）位
51假设存容量256K字Cache容量2K字块长4字访存址字址
（1）直接映射方式设计存址格式
（2）全相联映射方式设计存址格式
（3）四路组相联映射方式设计存址格式
（1）（2）（3）
（4）存储字长32位字节寻址写出述三问中存址格式
52列换算法中利访存局部性原理提高Cache命中率（ ）
AFIFO算法 BLRU算法 C机法
53磁盘均寻址时间包括（均找道时间）（均等时间）两部分中（均等时间） 磁盘转速关
54单位长度磁道记录二进制信息位数称（位密度线密度）外心圆中（N）磁道述指标高
55指出列波形图中PMFM
PM 连续记录相信息时交界处电流方变化次 相邻信息 交界处方维持变
FM 0 1交界处方变化 1 起始中间 位置均变化
56温切斯特硬盘简称温盘属（ ）
A固定磁头固定盘片
B固定磁头换盘片
C移动磁头固定盘片
D移动磁头换盘片
57磁盘址包括（台号）（磁道号）（盘面号）（扇段号）四部分
58磁盘组六片磁盘片两记录面存储区域径22厘米外径33厘米道密度 40道厘米层密度400位厘米转速2400转分问：
（1）少存储面？
（2）少柱面？
（3）盘组总存储容量少？
（4）数传输率少？
解：
（1）掉两保护面：6 × 2 2 10存储面
（2）效存储区域 （3322） 2 55cm
柱面数 40道cm × 55 220道
（3）层道周长22 × p6908cm
道容量400位cm×6908cm 3454B
面容量3454B × 220道 759880B
盘组总容量 759880B × 10面 7598800B
（4）转速 2400转 60秒 40转秒
数传输率 3454B × 40转秒 138160 BS
第６章 计算机运算方法
1零原码代码表示( )
A 11111111 B 10000000
C 01111111 D 11000000
0原码00000000 0原码10000000
0反码00000000 0反码11111111
0补码00000000
227D应8位补码( )
A 27H B 9BH C E5H D 1BH
3 4位符号数原码补码数表示整数范围分？
0~15 7~+7 7~+7 8~+7
48位二进制整数采补码表示4140组成值( )
A 120 B 7
C 112 D 121
10000111补11111001原121
5零反码代码表示( )
A． 11111111 B 10000000
C 01111111 D 11000000
0原码00000000 0原码10000000
0反码00000000 0反码11111111
0补码00000000
6机器字长8位二进制数－1001原码（10001001）反码（11110110）补码（11110111）移码（01110111）
7 ()表示法表示浮点数中阶码
A原码 B 补码 C反码 D 移码
8 AC H 表示移码应十进制数（44）
9字长8位原码整数定点机表示范围？127 ~ +127
字长8位补码数定点机表示范围？ 1~127128
原码表示8位字长符号定点数范围：
11111111B（ 127128）～ 01111111B（+127128）
补码表示8位字长符号定点数范围
1000000B（ 1）～ 01111111B（+127128)
10采浮点表示时尾数规格化形式浮点数表示范围取决（阶码）位数精度取决（尾数）位数（数符）确定浮点数正负
11 假设浮点机机器字长16位中阶码7位( 含1位阶符)尾数9位( 含1位数符)应正数（263（128）） 正数（263*28）
12假设浮点机机器字长16位中阶码5位( 含1位阶符)尾数11位( 含1位数符)271024机器数（0101110010100000） （阶码移码尾数补数）
13已知IEEE754单精度机器数C0E80000H 表示十进制数真值（725）
单精度符点数表示格式：高低次1位符号位8位指数位23位数位
1100 0000 1110 1000 0000 0000 0000 0000
1 100 0000 1 110 1000 0000 0000 0000 0000
100000012011111112000000102210
111012*2211101272510
14
15设机器数字长8位（含位符号位）机器数 BAH 补码算术左移位( )算术右移位( )
AF4H 9DH B F5H 9DH
C F4H DDH D F5H DDH
16设机器数字长8位（含位符号位）机器数 BAH 补码算术左移位结果( )算术右移位结果( )
A．正确 正确 B 正确 产生误差 C 出错 正确 D 出错 产生误差
17正数补码算术移位时（符号）位变空位补（0）负数补码算术左移时 （符号）位变空位补（0）负数补码算术右移时 （符号）位变空位补（1）
18 已知机器数01101100B逻辑左移位（11011000）逻辑右移位（00110110） 代表补码时算术左移位（01011000）算术右移位（00110110）
19两补码相加采位符号位( ) 时表示结果溢出
A高位进位
B高位1
C 高位进位次高位进位异结果0
D 高位进位次高位进位异结果1
20设机器数字长8位（含1位符号位）补码运算规计算列题判断否溢出
（1）A 316B 932求A+B
（2）A 87B 53求AB
（1）A 316 0001 1000B B932 0010 0100B
[A]补1110 1000 [B]补 0010 0100
[A+B]补 11101000 + 00100100 00001100 —— 溢出
A+B 0000 1100B 332
（2） A 87 101 0111B B53110 101B
[A]补1 010 1001 [B]补0 011 0101 [B]补1 100 1011
[AB]补 1 0101001 + 1 1001011 0 1110100 —— 溢出
21 XY定点二进制数格式1位符号位n位数值位采原码位运算需做加法运算次数(n)
22原码位特点( )
A移位采逻辑移位符号位单独生成
B移位采算术移位符号位运算中然生成
C 移位采算术移位符号位单独生成
D 移位采逻辑移位符号位运算中然生成
23图示原码位硬件 配置中运算前寄存 器A中存放(0)X中 存放(数原码)Q中存放 (数原码)运算寄存 器A中存放(部分积高位)X中 存放(数原码)Q中存放 (部分积低位)
24原码位计算x·y
x 011011 y 011101
25定点原码法中实际参加操作数( )
A原码 B绝值原码
C 补码 D绝值补码
26定点原码法中判断法溢出？
第次商1 P260
27浮点数加减运算中数点齐首先计算阶差Δj jx – jy 假设 Δj ＞ 0正确阶操作( )
A Sx左移位 jx–1 B Sx右移位 jx+1
C Sy左移位 jy–1 D Sy右移位 jy+1
28 [S]补 1 1 00…0 [S]补 1 000…0分应真值少？12 1 规格化数？ 1
29浮点数加减运算中补码表示尾数否规格化数判断什？
符号位第 数位 01××…× 10××… ×
30尾数出现( )时需右规
A 00 0×× × B 11 0×× ×
C 10 ×× × D 00 1× × ×
尾数出现 00 0×× × 11 1×× ×时 需 左规
尾数出现 01 ×× × 10 ×× ×时 需 右规
31浮点数加减运算中( ) ( ) 程中丢失尾数低位引起误差？
阶右规（两程中会尾数右移）
32关浮点运算溢出表述( )正确
A尾数太超出表示范围时称溢出
B溢溢需做溢出处理
C 阶码 01×× ×时机器零处理
D 阶符01时做溢出处理
阶码 01 ××···× 溢
阶码 10 ××···× 溢机器零处理
第７章 指令系统
1指令格式设计中采操作码扩展技术目 ( )
A 增加指令字长 B 增加寻址空间
C 增加指令数量 D 降低指令译码复杂度
2设指令字长32位中8位基操作码字段OP三等长址码字段采操作码扩展技术减少条三址指令增加(28)条二址指令
3指令址码中址表示( 存址) (寄存器址) (IO设备址)
4址格式指令中( )
A仅操作数 B 两操作数
C 定两操作数 D 两三操作数
5址格式指令中操作数通常隐含( )中
A 累加器 B 通寄存器
C 操作数寄存器 D 程序计数器
6机器字长16位存储器字节编址PC前值1000H读取条双字长指令PC值( )
A 1001H B 1002H C 1003H D 1004H
7种操作类型中( 转移类指令)改变程序执行序类指令址码字段指出操作数址(条需执行指令)址
8指令字长取决(操作码长度) (操作数址长度) (操作数址数)
9立直接间接三种寻址方式指令执行速度快慢排序 (立>直接>间接)寄存器寻址操作数(寄存器)中寄存器间接寻址操作数(存储器)中(寄存器寻址)指令执行速度较快
10设A指令字中形式址AFCH(A)40712采直接寻址效址EA(FCH) 操作数(40712) 采次间接寻址EA(40712) 操作数(（40712）)
11操作数指令直接出寻址方式( A )
操作数址指令直接出寻址方式(B)
操作数址寄存器中寻址方式(D E)
操作数址存储器寻址方式(C)
操作数址隐含操作码中寻址方式(F)
A立寻址 B直接寻址 C间接寻址 D寄存器寻址
E寄存器间接寻址 F隐含寻址
12采基址寻址扩寻址范围( )
A 基址寄存器容户决定执行程中变
B 基址寄存器容户决定执行程中变
C 基址寄存器容操作系统决定执行程中变
D 基址寄存器容操作系统决定执行程中变
变址 户决定 执行变
13列寻址方式中需先计算访存( )寻址
A 立 B 相 C 间接 D寄存器
14 条双字长指令存储存中100101单元中该指令指定容装入累加器中指令第字指定操作码寻址方式第二字址码寄存器存容示意图右图示种寻址方式中累加器中值少？
（1）直接寻址600 （2）立寻址400 （3）间接寻址500 （4）相寻址 360 PC+2 400+102502>360
（5）变址寻址 350 400+100500>350
（6）基址寻址 840（7）寄存器R1寻址200 EAR1200
（8）寄存器R1间接寻址 720 EA(R1)(200)720
测验2
1 FF H 分表示符号数 原码反码补码移码时应十进制数少（设机器数采1位符号位）？
符号数255 原码127 反码0 补码1 移码 +127
2 11375 D转换成IEEE754标准32位浮点数存储格式（表示16进制）
01000001001101100000000000000000
3设机器数字长8位（含1位符号位）补码运算规计算：
A1932B 17128求A B
01011101
4原码位计算x ×yx011011y011101
01100001111
5 已知 x2 011×（ 0100 010）y2010×（ 0011 111）机器补码浮点运算步骤计算 x+y
2010*（0110000）
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
第１章 计算机系统概
1计算机硬件五部件？三部分？
运算器 存储器 控制器 输入设备 输出设备
CPU IO设备 存储器
2机器字长存储字长指令字长？
机器字长：CPU 次处理数位数
存储字长：存储器中存储单元存储二进制代码位数
指令字长：计算机指令字位数
3存容量4GB字长32该存少存储单元？
存储容量存储单元数*存储字长
存储单元数23225227
4存储器金字塔
5USB串行总线行总线？Universal Serial Bus
串行总线
6C8H（ 11001000 ）B
作符号数应十进制数少？
110010002 20010
作原码应十进制数少？
11001000原 7210
作补码应十进制数少？
11001000补10111000原5610
作8421BCD码应十进制数少？
非法 1100BCD12 范围0~9 十数符
作ASCII码应字符什？
7程序执行时源程序翻译成机器语言次读取翻译执行源程序中行语句程序称(解释程序)
8右图示级层次结构计算机系统中M1称( 传统机器 ) 功微程序解释( 机器指令 )
9CPU包括( )
A控制器
B控制器 运算器cache
C运算器存
D控制器ALU存
10 存储器计算机系统中记忆设备（ ）
A．存放程序
B．存放数
C 存放微程序
D 存放程序数
11指令( 操作码 ) (址码 )两部分组成 ( 操作码 )表示操作性质 (址码)表示操作数存储器中位置
12原始冯•诺曼机（ 运算器）中心现代计算机（存储器）中心
13（计算机体系结构）指够程序员计算机系统属性（计算机组成）程序员透明硬件细节
14计算：ax+cx2b
(1) 分解运算步骤
(2)需种操作码（包含印停机）
(3)程序数占存储器单元
15结合右图解释列概念：
存储单元：存放机器字具特定存储址存储单位
存储元件：存储位二进制信息物理元件存储器中存储单位存储基元存储元单独存取
存储字：存储单元存二进制代码逻辑单位
存储字长：存储单元存二进制代码位数
存储容量：存储器中存二进制代码总量
16结合图解释列英文缩写：
CPU：中央处理器 PC：程序计数器 IR：指令寄存器
ALU：算术逻辑单元 ACC：累加器 MQ：商寄存器
X：操作数寄存器 MAR：存储器址寄存器 MDR：存储器数寄存器
17加法指令ADD M（M存址）例图中序标出完成该指令（包括取指令阶段）信息流程
18假设存容量256M*32位指令字长存储字长机器字长相等条件指出图中寄存器位数
指令字长存储字长机器字长相等条件ACCXIRMDR寄存器均32位PCMAR寄存器均28位
19机器字长越长数表示范围（ 越）精度（越高）硬件造价（ 越高）机器字长通常（ 字节）整数倍
20指令数存存储器中计算机区分？
计算机区分指令数2种方法：
l 通时间段区分指令数取指令阶段（取指微程序）取出指令执行指令阶段（相应微程序）取出数
l 通址源区分PC提供存储单元址取出指令指令址码部分提供存储单元址取出操作数
21．已知台计算机运算速度50MIPS频1GHz（1000MHz）CPI（ 20）
MIPS 秒执行百万条指令数 1（CPI×时钟周期） 频CPI
第２章 计算机发展应
1通常计算机更新换代什？
组成计算机基电路元器件电子晶体集成电路等
2什摩尔定律？ P23
第３章 系统总线
1连接部件总线分（片总线） （系统总线）（通信总线）
传输容分（数总线） （址总线）（控制总线）
数传输方式分（行传输总线）（串行传输总线）
2总线（路复） 技术指信号（址信号数信号）公组物理线路 分时
3数总线址总线控制总线分单双传输总线？果单传输总线输入输出？
数总线双
址总线单 CPU 输出
控制总线单and双 输入输出 P44
4什正逻辑？什负逻辑？TTL电正逻辑负逻辑？描述总线什特性？
正逻辑：高电表示逻辑1低电表示逻辑0
负逻辑：高电表示逻辑0低电表示逻辑1
正逻辑 +5V等价逻辑10V等价逻辑0
电气特性
5谓三总线结构指 ( )
A 址线数线控制线
B IO总线存总线DMA总线
C IO总线存总线系统总线
D 存总线通信总线DMA总线
6关PCI总线描述错误( )
A PCI总线处理器时钟频率关高速外围设备
B PCI总线需工配置
C 系统中允许条PCI总线
D PCI总线采路复
7DMA总线全称（直接存储器访问） （高速外设）（存）直接交换信息
8ISA总线总线宽度（ 816位） EISA总线总线宽度（16位） PCI总线总线宽度（32位） 扩展（64位）
9总线设备指（总线控制权）设备指（响应 设备发总线命令）
10总线集中式判优控制分种(链式查询计数器定时查询独立请求方式) 中（链式查询） 方式障敏感 （独立请求）方式速度快种快速响应（增加控制线数） 代价
11计时器定时查询方式次计数次计数终止值开始( )
A 设备号优先级高 B 设备相优先级
C设备号优先级高 D 高速设备优先级高
12假设现17IO设备采链式查询需（3） 根控制线采计数器定时查询需（7） 根控制线采独立请求方式需（ 34） 根控制线
3 2+log2n 2n
13步通信双方（统时标）控制数传送异步通信方式采（应答握手）方式进行联系
种异步通信方式中（ 互锁）速度快（全互锁）性高
14步总线异步总线什特点？什场合？
答：步总线具统时钟控制方式简单系统中部件工作速度差异较时总线工作效率明显降般步总线部件间距离短存取速度较致场合
异步总线采应答方式进行通信允许设备间速度较差异具存取速度设备间进行通信
15面关步传输总线描述中正确( )
A公时钟信号进行步
B需应答信号
C求挂接总线部件存取时间较接
D总线长度受限制
16面关异步传输总线叙述中正确（ ）
A需应答信号
B需公时钟信号进行步
C全互锁方式性高
D挂接总线部件较速度差异
1732位总线系统中总线时钟频率66MHz假设总线短传输周期4时钟周期试计算总线数传输率想数传输率提高倍采取什措施？
解：总线传输周期4*166M秒
总线数传输率32(466M)528Mbps
想提高数传输率提高总线时钟频率增总线宽度者减少总线传输周期包含时钟周期数
18画图说明异步串行传输方式分发送十六进制数27H求字符格式：1位起始位8位数位1位奇检验位2位终止位
19增加总线带宽手段（ ）提高总线带宽？
A采信号线复技术
B增加数线宽度
C采分离式通信方式充分挖掘总线潜力
D增高总线时钟频率
20异步串行传送系统中帧格式：1起始位8数位1校验位2终止位求秒传送120帧试求传送波特率特率
解：帧包含：1+8+1+212位
波特率：（1+8+1+2）*1201440bps
特率：8*120960bps
第４章 存储器
1列存储器中( )读写速度快
A 硬盘 B 光盘
C 磁带 D 半导体存储器
2 (RAM机存储器)存储器存取时间存储单元物理位置关必须物理位置先序寻址存储器称(串行访问存储器序存取存储器)介两种存取方式间（例磁盘）存储器称(直接存取存储器)
3存CPU间增加cache存储器目( )
A 增加存容量
B 提高存性
C 解决CPU存间速度匹配问题
D 增加存容量时加快存取速度
4存储系统层次结构体现(缓存存)(存辅存)两存储层次中前者解决速度成矛盾数调动(硬件)完成者解决容量成矛盾数调动(硬件操作系统) 完成
5采虚拟存储器目( )
A 提高存速度
B 提高辅存速度
C 扩辅存存储空间
D 扩存储器寻址空间
6存储器中译码器作什？
CPU发出址信息转换成存储元选通信号电路
7某计算机存储字长16位存储容量4MB字编址寻址范围0( )
A 2201 B 220 C 2211 D 221
8容量16K × 32位存储器址线（14）根数线（ 32）根
采2K × 8位存储芯片需（32）片
采4K × 4位存储芯片需（32）片
采16K × 1位存储芯片需（32）片
采8K × 8位存储芯片需（8）片
9两种描述存储速度性指标中 （存取时间）仅完成次操作时间（ 存取周期）仅包含操作时间包含操作线路恢复时间
10什存储器带宽？存储器数总线宽度32位存取周期200ns存储器带宽少？
解：存储器带宽指单位时间存储器进出信息数量
存储器带宽 1200ns ×32位 160M位秒
20M字节秒 5M字秒
11半导体存储器芯片译码驱动方式种？特点什？
解：译码驱动方式两种：线选法重合法
线选法：根字选择线选中存储单元
重合法：址分行列两部分译码行列译码线交叉点选单元种方法通行列译码信号重合选址称矩阵译码节省器材量常译码驱动方式
12假设存储器芯片容量64K×16位存储体1024×1024矩阵行址译码器101024译码器请问列址译码器应什规格？
解：1024列应分16组采664译码器64条列译码线条列译码线选中16列
13静态机存储器（SRAM）采什原理存储信息？称静态？
解：静态机存储器（SRAM）采触发器原理存储信息
采触发器信息读出保持原状态需生称静态
14动态机存储器（DRAM）采什原理存储信息？称动态？
解：动态机存储器（SRAM）采电容存储电荷原理存储信息
电容电荷维持短时间信息会动消失需定期进行刷新生称动态
15 某RAM芯片容量128K × 16位电源接端外该芯片脚少数目（ ）
A25 B33 C34 D35
址线17+数线16+片选线1+读写控制线135
16机存储器芯片 分什信号？取值分00011011时芯片做什操作？
写操作读操作操作操作
17 SRAM DRAM通常计算机中（DRAM）存（SRAM）高速缓存
SRAM DRAM需刷新（DRAM）
SRAM DRAM集成度较高功耗较低（DRAM ）
SRAM DRAM属易失型器件（SRAM DRAM）
18什存取周期？什刷新周期？
解：存取周期：连续两次独立存储器操作（读写）需间隔时间
刷新周期：指次全部基单元电路刷新结束次全部基单元电路刷新遍止时间
198K×8位动态RAM芯片部结构排列成256×256形式存取周期01μs试问采集中刷新分散刷新异步刷新三种方式刷新间隔少？果存死区死区少？
采集中刷新方式刷新间隔2ms
中刷新死区时间：256×01μs256μs
采分散刷新方式刷新间隔：
256×（01μs+×01μs）512μs
采异步刷新方式刷新间隔2ms
20 列说法正确（ ）
AEPROM出厂改写
BEPROM改写改写次
CEPROM次改写全部擦写
DEPROM次改写局部擦写
21EPROM芯片程序运行时CSPDprogr分应高电低电？
22某8位微型机址码18位4K×4位RAM芯片组成模块板结构存储器试问：
（1）该机允许存空间少？
218 × 8位 256K×8位 256KB
（2）模块板32K×8位需模块板？
256K×8 32K×8 8块
（3）模块板片RAM芯片？
32K×8位 4K×4位 16片
（4）少片RAM？
16片×8 128片
23判断表述否正确说明理
a) CPU访问存储器时间存储器容量决定存储容量越访问存储器需时间越长
① 错误
② CPU直接访问机存储器机存储器址访问访问时间存储容量关
b) 半导体存储器加电存储数断电数丢失EPROM做成存储器加电必须重写原容
① 错误
② EPROM（擦编程读存储器）非易失性存储器断电数会丢失
c) 数计算机中配置存容量受址总线位数限制
① 正确
② 址总线位数决定存容量
242M×8SRAM芯片构成16M×8存储器请回答问题：
1 需块芯片进行扩展？
n 8片2M×8SRAM芯片进行字扩展
2 存储芯片数线样CPU连接？
n 芯片数线均直接CPU8位数总线连接
3 存储芯片址线样CPU连接？
n 芯片址线均直接CPU低21位址线连接
4 存储芯片控制线样CPU连接？
n 读写信号直接连接
n 剩余高3位址线通38译码器产生芯片片选信号CS
2516k ×2 位 存储芯片组成 32K × 8位 存储器画出存储器扩展示意图
26 存储器CPU连接中存储芯片片选信号CPU（片选址线）（访存控制信号）产生类存储芯片中通常选（ROM）存放系统程序标准子程序类常数等 （RAM）户编程设置
27 已知74LS138外部结构左图请根输出信号表推断输入端端什信号
28设某CPU址总线16根数总线16根已知系统中存储器划分：
ROM区： 0000H－3FFFH
RAM区：起始址6000H 24K×16位RAM区域
现16K×16位ROM芯片8K×16位RAM芯片试完成问题
① 需8K×16位RAM芯片数少？
② 分析芯片址范围说明译码方案
③ 画出存储器组成逻辑框图（包括ROMRAM区）
n 试分析存储器芯片类型容量
n 请问存储器芯片址范围分少？
29某存储器系统部分接线图示请回答：
RAMROM存储容量少？
RAMROM存储器址分配范围少？
30 已知种编码距离 L5该编码高具（ 4）位检错力高具（2）位纠错力 L 1 D + C ( D≥C )
31 欲汉明码传送信息10位二进制代码需增添（5）位检测位分安插第（1 2 4 8 16）位2k ≥ n + k + 1 2i ( i 012 3 )
32 组4字节汉明码传递( )位信息位
A 15 B 26 C 27 D 31
2k ≥ n + k + 1
33配偶原配置 1111 汉明码
1111111
34已知接收汉明码 1100000（配偶原配置）试问求传送信息什
1000
35提高访存速度三种措施？
采高速器件
采层次结构 Cache –存
调整存结构(单体字结构体行结构）
36高位交叉编制提高访存速度原（ ）高位址（ ）低位址（ ）
A增加存储器带宽选择体号选择体字
B增加存储器带宽选择体字 选择体号
C体行选择体号选择体字
D体行选择体字选择体号
37体行系统中高位交叉编址称（序存储）低位交叉编址称（交叉存储）
n存储体组成体存储系统存取周期T总线传输周期τ
采高位交叉编址连续读取n字需时间（nT）
采低位交叉编址连续读取n字需时间（T+（n1）τ）τ 音tao
38八体存储器中存取周期400ns存储字长32位数总线宽度32位总线传输周期50ns试求高位交叉编址低位交叉编址存储器带宽
高位交叉： 8×107bps 32*8(400*109*8)8*107bps
低位交叉： 34×107bps 32*8(400+50*(81))341*107bps
39存储器控制部件（存控）中（ 排队器）确定访存请求源优先级中（外设信息）访存级高易发生代码丢失写数读数读指令中 （写数）访存级高 （ 读指令）访存级低原（运算部件快送走已算出结果会严重影响续指令执行）
40SDRAMDDRSDRAMRDRAMCDRAM点（ ）
A 高速缓存
B 需定时刷新
C 周期两次处理器送出数
D 数交换包单位
41什程序访问局部性？存储系统中级采程序访问局部性原理？
局部性原理：指令数存连续存放指令数会次调（子程序循环程序常数）指令数存址分布机相簇聚CPU执行程序时访存具相局部性
CACHE—存层次
42假设CPU执行某段程序时访问Cache命中4800次访问存200已知Cache存取周期30ns存存取周期150ns求Cache存系统命中率效率均访问时间
（1）Cache命中率4800（4800+200）096
（2）访问效率
{30[096×30+（1096）×150]}×100
862
（3）均访问时间
096×30 +（1096）×150 348ns
43Cache （标记）记录某缓存块建立应关系 存块号Cache命中率 Cache （容量） （块长）关
44Cache （存块号）（块址）（标记）三模块组成存块调入Cache务全（机器硬件）完成
45什分立缓存？什采分立缓存？
P115
46写直达法特点（ ）
A写操作时间访问存时间
读操作时涉存写操作
B写操作时间访问Cache时间
读操作时涉存写操作
C写操作时间访问存时间
读操作时涉存写操作
D写操作时间访问Cache时间
读操作时涉存写操作
47某机存容量1MBCache容量16KB字块4字字32位采直接映射方式试问存址ABCDEH存储单元cache中什位置？
（1）存址格式
Cache容量16KBCache址线14条（21416K）
字32位4B16KB4B4K字
字块4字Cache中4K4210块
Cache字块址10位
中字块4×4B16B字块址4位（2416）
存容量1MB存址线20条 存址20位
（2）该址存块映射cache块？
存储单元Cache中址11 1100 1101 11103CDEH
（3）确定该存块否已cache块建立映射关系？
P117 P118
（4）果已建立映射关系该址位cache块存储单元？
48Cache——存址映射方式中（全相联映射）灵活性高（全相联映射）逻辑电路复杂性高
49n路相联映Cache中C字块n （ 1 ）时变直接映射n（ log2C）时变全相联映射
50四路相联Cache64块存8192块块32字存址中存字块标记 （ 9 ）位组址 （ 4 ）位字块址（ 5 ）位
51假设存容量256K字Cache容量2K字块长4字访存址字址
（1）直接映射方式设计存址格式
（2）全相联映射方式设计存址格式
（3）四路组相联映射方式设计存址格式
（1）（2）（3）
（4）存储字长32位字节寻址写出述三问中存址格式
52列换算法中利访存局部性原理提高Cache命中率（ ）
AFIFO算法 BLRU算法 C机法
53磁盘均寻址时间包括（均找道时间）（均等时间）两部分中（均等时间） 磁盘转速关
54单位长度磁道记录二进制信息位数称（位密度线密度）外心圆中（N）磁道述指标高
55指出列波形图中PMFM
PM 连续记录相信息时交界处电流方变化次 相邻信息 交界处方维持变
FM 0 1交界处方变化 1 起始中间 位置均变化
56温切斯特硬盘简称温盘属（ ）
A固定磁头固定盘片
B固定磁头换盘片
C移动磁头固定盘片
D移动磁头换盘片
57磁盘址包括（台号）（磁道号）（盘面号）（扇段号）四部分
58磁盘组六片磁盘片两记录面存储区域径22厘米外径33厘米道密度 40道厘米层密度400位厘米转速2400转分问：
（1）少存储面？
（2）少柱面？
（3）盘组总存储容量少？
（4）数传输率少？
解：
（1）掉两保护面：6 × 2 2 10存储面
（2）效存储区域 （3322） 2 55cm
柱面数 40道cm × 55 220道
（3）层道周长22 × p6908cm
道容量400位cm×6908cm 3454B
面容量3454B × 220道 759880B
盘组总容量 759880B × 10面 7598800B
（4）转速 2400转 60秒 40转秒
数传输率 3454B × 40转秒 138160 BS
第６章 计算机运算方法
1零原码代码表示( )
A 11111111 B 10000000
C 01111111 D 11000000
0原码00000000 0原码10000000
0反码00000000 0反码11111111
0补码00000000
227D应8位补码( )
A 27H B 9BH C E5H D 1BH
3 4位符号数原码补码数表示整数范围分？
0~15 7~+7 7~+7 8~+7
48位二进制整数采补码表示4140组成值( )
A 120 B 7
C 112 D 121
10000111补11111001原121
5零反码代码表示( )
A． 11111111 B 10000000
C 01111111 D 11000000
0原码00000000 0原码10000000
0反码00000000 0反码11111111
0补码00000000
6机器字长8位二进制数－1001原码（10001001）反码（11110110）补码（11110111）移码（01110111）
7 ()表示法表示浮点数中阶码
A原码 B 补码 C反码 D 移码
8 AC H 表示移码应十进制数（44）
9字长8位原码整数定点机表示范围？127 ~ +127
字长8位补码数定点机表示范围？ 1~127128
原码表示8位字长符号定点数范围：
11111111B（ 127128）～ 01111111B（+127128）
补码表示8位字长符号定点数范围
1000000B（ 1）～ 01111111B（+127128)
10采浮点表示时尾数规格化形式浮点数表示范围取决（阶码）位数精度取决（尾数）位数（数符）确定浮点数正负
11 假设浮点机机器字长16位中阶码7位( 含1位阶符)尾数9位( 含1位数符)应正数（263（128）） 正数（263*28）
12假设浮点机机器字长16位中阶码5位( 含1位阶符)尾数11位( 含1位数符)271024机器数（0101110010100000） （阶码移码尾数补数）
13已知IEEE754单精度机器数C0E80000H 表示十进制数真值（725）
单精度符点数表示格式：高低次1位符号位8位指数位23位数位
1100 0000 1110 1000 0000 0000 0000 0000
1 100 0000 1 110 1000 0000 0000 0000 0000
100000012011111112000000102210
111012*2211101272510
14
15设机器数字长8位（含位符号位）机器数 BAH 补码算术左移位( )算术右移位( )
AF4H 9DH B F5H 9DH
C F4H DDH D F5H DDH
16设机器数字长8位（含位符号位）机器数 BAH 补码算术左移位结果( )算术右移位结果( )
A．正确 正确 B 正确 产生误差 C 出错 正确 D 出错 产生误差
17正数补码算术移位时（符号）位变空位补（0）负数补码算术左移时 （符号）位变空位补（0）负数补码算术右移时 （符号）位变空位补（1）
18 已知机器数01101100B逻辑左移位（11011000）逻辑右移位（00110110） 代表补码时算术左移位（01011000）算术右移位（00110110）
19两补码相加采位符号位( ) 时表示结果溢出
A高位进位
B高位1
C 高位进位次高位进位异结果0
D 高位进位次高位进位异结果1
20设机器数字长8位（含1位符号位）补码运算规计算列题判断否溢出
（1）A 316B 932求A+B
（2）A 87B 53求AB
（1）A 316 0001 1000B B932 0010 0100B
[A]补1110 1000 [B]补 0010 0100
[A+B]补 11101000 + 00100100 00001100 —— 溢出
A+B 0000 1100B 332
（2） A 87 101 0111B B53110 101B
[A]补1 010 1001 [B]补0 011 0101 [B]补1 100 1011
[AB]补 1 0101001 + 1 1001011 0 1110100 —— 溢出
21 XY定点二进制数格式1位符号位n位数值位采原码位运算需做加法运算次数(n)
22原码位特点( )
A移位采逻辑移位符号位单独生成
B移位采算术移位符号位运算中然生成
C 移位采算术移位符号位单独生成
D 移位采逻辑移位符号位运算中然生成
23图示原码位硬件 配置中运算前寄存 器A中存放(0)X中 存放(数原码)Q中存放 (数原码)运算寄存 器A中存放(部分积高位)X中 存放(数原码)Q中存放 (部分积低位)
24原码位计算x·y
x 011011 y 011101
25定点原码法中实际参加操作数( )
A原码 B绝值原码
C 补码 D绝值补码
26定点原码法中判断法溢出？
第次商1 P260
27浮点数加减运算中数点齐首先计算阶差Δj jx – jy 假设 Δj ＞ 0正确阶操作( )
A Sx左移位 jx–1 B Sx右移位 jx+1
C Sy左移位 jy–1 D Sy右移位 jy+1
28 [S]补 1 1 00…0 [S]补 1 000…0分应真值少？12 1 规格化数？ 1
29浮点数加减运算中补码表示尾数否规格化数判断什？
符号位第 数位 01××…× 10××… ×
30尾数出现( )时需右规
A 00 0×× × B 11 0×× ×
C 10 ×× × D 00 1× × ×
尾数出现 00 0×× × 11 1×× ×时 需 左规
尾数出现 01 ×× × 10 ×× ×时 需 右规
31浮点数加减运算中( ) ( ) 程中丢失尾数低位引起误差？
阶右规（两程中会尾数右移）
32关浮点运算溢出表述( )正确
A尾数太超出表示范围时称溢出
B溢溢需做溢出处理
C 阶码 01×× ×时机器零处理
D 阶符01时做溢出处理
阶码 01 ××···× 溢
阶码 10 ××···× 溢机器零处理
第７章 指令系统
1指令格式设计中采操作码扩展技术目 ( )
A 增加指令字长 B 增加寻址空间
C 增加指令数量 D 降低指令译码复杂度
2设指令字长32位中8位基操作码字段OP三等长址码字段采操作码扩展技术减少条三址指令增加(28)条二址指令
3指令址码中址表示( 存址) (寄存器址) (IO设备址)
4址格式指令中( )
A仅操作数 B 两操作数
C 定两操作数 D 两三操作数
5址格式指令中操作数通常隐含( )中
A 累加器 B 通寄存器
C 操作数寄存器 D 程序计数器
6机器字长16位存储器字节编址PC前值1000H读取条双字长指令PC值( )
A 1001H B 1002H C 1003H D 1004H
7种操作类型中( 转移类指令)改变程序执行序类指令址码字段指出操作数址(条需执行指令)址
8指令字长取决(操作码长度) (操作数址长度) (操作数址数)
9立直接间接三种寻址方式指令执行速度快慢排序 (立>直接>间接)寄存器寻址操作数(寄存器)中寄存器间接寻址操作数(存储器)中(寄存器寻址)指令执行速度较快
10设A指令字中形式址AFCH(A)40712采直接寻址效址EA(FCH) 操作数(40712) 采次间接寻址EA(40712) 操作数(（40712）)
11操作数指令直接出寻址方式( A )
操作数址指令直接出寻址方式(B)
操作数址寄存器中寻址方式(D E)
操作数址存储器寻址方式(C)
操作数址隐含操作码中寻址方式(F)
A立寻址 B直接寻址 C间接寻址 D寄存器寻址
E寄存器间接寻址 F隐含寻址
12采基址寻址扩寻址范围( )
A 基址寄存器容户决定执行程中变
B 基址寄存器容户决定执行程中变
C 基址寄存器容操作系统决定执行程中变
D 基址寄存器容操作系统决定执行程中变
变址 户决定 执行变
13列寻址方式中需先计算访存( )寻址
A 立 B 相 C 间接 D寄存器
14 条双字长指令存储存中100101单元中该指令指定容装入累加器中指令第字指定操作码寻址方式第二字址码寄存器存容示意图右图示种寻址方式中累加器中值少？
（1）直接寻址600 （2）立寻址400 （3）间接寻址500 （4）相寻址 360 PC+2 400+102502>360
（5）变址寻址 350 400+100500>350
（6）基址寻址 840（7）寄存器R1寻址200 EAR1200
（8）寄存器R1间接寻址 720 EA(R1)(200)720
测验2
1 FF H 分表示符号数 原码反码补码移码时应十进制数少（设机器数采1位符号位）？
符号数255 原码127 反码0 补码1 移码 +127
2 11375 D转换成IEEE754标准32位浮点数存储格式（表示16进制）
01000001001101100000000000000000
3设机器数字长8位（含1位符号位）补码运算规计算：
A1932B 17128求A B
01011101
4原码位计算x ×yx011011y011101
01100001111
5 已知 x2 011×（ 0100 010）y2010×（ 0011 111）机器补码浮点运算步骤计算 x+y
2010*（0110000）
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档