计算机组成原理课程设计报告
班级：计算机 班 姓名： 学号：
完成时间：
课程设计目
1．实验机设计实现机器指令应微指令（微程序）验证进步掌握微程序设计控制器基方法解指令系统硬件结构应关系
2．通控制器微程序设计综合理解计算机组成原理课程核心知识进步建立整机系统概念
3．培养综合实践独立分析解决问题力
二课程设计务
针COP2000实验仪详细解该模型机指令微指令系统入手实现法法运算功应目标COP2000集成开发环境设计全新指令系统编写应微程序编写实现法法程序进行设计验证
三 课程设计设备（环境）
1．硬件
l COP2000实验仪
l PC机
2．软件
l COP2000仿真软件
四课程设计具体容（步骤）
1．详细解掌握COP 2000模型机微程序控制器原理通综合实验实现
该模型机指令系统特点：COP2000模型机指令8位根操作容02操作数操作数支持5种寻址方式包括累加器A寻址寄存器R0~R3寻址寄存器R0~R3间接寻址存直接寻址立数寻址
COP2000模型机指令低两位(IR0IR1)寻址R0~R3四寄存器IR2IR3ELP微控制信号CyZ两程序状态信号配合控制PC置数程序转移种转移条件判断逻辑示：
PC 置数逻辑
ELP1时允许PC预置
ELP0时
IR31时CyZ什状态PC预置
IR30时
IR20Cy1时PC预置
IR21Z1时PC预置
模型机时序控制采定长机器周期步控制方式条指令分四节拍
系统提供默认指令系统包括7类指令：
算术运算指令：
逻辑运算指令：
数传输指令：
跳转指令：
ADD A R
ADD A @R
ADD A MM
ADD A #II
ADDC A R
ADDC A @R
ADDC A MM
ADDC A #II
SUB A R
SUB A @R
SUB A MM
SUB A #II
SUBC A R
SUBC A @R
SUBC A MM
SUBC A #II
AND A R
AND A @R
AND A MM
AND A #II
OR A R
OR A @R
OR A MM
OR A #II
CPL A
MOV A R
MOV A @R
MOV A MM
MOV A #II
MOV R A
MOV @R A
MOV MM A
MOV R #II
JC MM
JZ MM
JMP MM
CALL MM RET
移位指令：
中断返回指令：
输入输出指令：
RR A
RL A
RRC A
RLC A
RETI
READ MM
WRITE MM
IN
OUT
该模型机微指令系统特点（包括微指令格式说明等）：
COP2000 模型机微指令字长 24 位全部操作控制部分含序控制字段微指令编码采混合表示法微址形成采计数器方式微指令格式水型微指令面分操作控制序控制两方面进行说明：
a 微操作控制
24 位微操作控制信号含义表：
表 1：COP2000 模型机 24 位微控制信号功
控制信号
含义
XRD：
外部设备读信号出外设址输出信号指定外设读数
EMWR：
程序存储器 EM 写信号
EMRD：
程序存储器 EM 读信号
PCOE：
程序计数器 PC 值送址总线 ABUS
EMEN：
程序存储器 EM 数总线 DBUS 接通 EMWR EMRD 决定 DBUS
数写 EM 中 EM 读出数送 DBUS
IREN：
程序存储器 EM 读出数入指令寄存器 IR 微指令计数器 uPC
EINT：
中断返回时清中断响应中断请求标志便次中断
ELP：
PC 入允许指令寄存器 IR3IR2 位结合控制程序跳转
MAREN：
数总线 DBUS 数入址寄存器 MAR
MAROE：
址寄存器 MAR 值送址总线 ABUS
OUTEN：
数总线 DBUS 数送输出端口寄存器 OUT 里
STEN：
数总线 DBUS 数存入堆栈寄存器 ST 中
RRD：
读寄存器组 R0R3寄存器 R选择指令低两位决定
RWR：
写寄存器组 R0R3寄存器 R选择指令低两位决定
CN：
决定运算器否带进位移位CN1 带进位CN0 带进位
FEN：
标志位存入 ALU 部标志寄存器
X2 X1 X0
X2X1X0 三位组合译码选择数送 DBUS 寄存器
WEN：
数总线 DBUS 值入工作寄存器 W 中
AEN：
数总线 DBUS 值入累加器 A 中
S2 S1 S0
S2S1S0 三位组合决定 ALU 做种运算
X2 X1 X0
选中寄存器
S2 S1 S0
运算
000
IN
000
A+W
001
IA
001
AW
010
ST
010
A OR W
011
PC
011
A AND W
100
D
100
A+W+Cy
101
R
101
AWCy
110
L
110
NOT A
111
111
A
b 序控制
COP2000 微程序控制器微址生成部件计数器分控制该计数器端（动加）置数端（跳转指令应位程序址）生成微命令址
2计算机中实现法法原理
（1）符号法
①实例演示：
1010×10111101110
符号法实例演示图1示：
1 0 1 0
× 1 0 1 1
0 0 0 0
＋ 1 0 1 0
1 0 1 0
＋ 1 0 1 0
1 1 1 1 0
＋ 0 0 0 0
0 1 1 1 1 0
＋ 1 0 1 0
（0） 1 1 0 1 1 1 0
：1001×01101101110
②硬件原理框图：
数（变）
0 M3 M2 M1 M0 0 0 0
ALU
ADD
ZF
控制逻辑
0 0 0 0
A3 A2 A1 A0
SHR
数（部分）
图 1：法硬件原理图
③算法流程图：
（2）符号法
①实例演示：
符号法加减交法余数正步执行减法商置1反商置0步执行加法
0
1
1
1
1
0
1
1
－
1
1
0
1
1
0
1
0
1
0
1
1
＋
1
1
0
1
0
0
0
1
0
0
1
1
－
1
1
0
1
1
1
0
1
1
1
1
1
＋
1
1
0
1
1
1
1
1
1
0
0
1
＋
1
1
0
1
0
0
0
0
0
1
1
0
123÷13商9余数6
②硬件原理框图：
数（部分余数+商）
D7 D6 D5 D4
D3 D2 D1 D0
ALU
ZF
ADD
SUB
控制逻辑
A3 A2 A1 A0 0 0 0 0
数
SHR
③算法流程图：
3．应算法分配COP2000实验仪中硬件
循环控制运算时会占累加器 A参运算操作数均应保存通寄存器
R0~R3 中资源分配：
直接法： R0：中间结果终结果
R1：数（次运算左移 1 位）
R2：数（次运算右移 1 位）
加减交法： R0：数（部分余数终余数）
R1：数（初始化时左移 4 位次计算时右移1位）
R2：商（低 4 位）
R3：计数器
4．COP2000集成开发环境设计全新指令微指令系统
设计结果表示（需增删表项）
（1） 新指令集
（设计两指令集分列表）
助记符
机器码1
机器码2
指令说明
_FATCH_
000000XX 0003
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
ADD
R#II
000001XX 0407
II
R←R+立数 II
ADD
RA
000010XX 080B
R←A+R
SUB
R#II
000011XX 0C0F
II
R←R立数II
SUB
RA
000100XX 1013
R←RA
MOV
R#II
000101XX 1417
R←R
MOV
A R
000110XX 181B
A←R
SHL
R
000111XX 1C1F3
R带进位左移 1 位
SHR
R
001000XX 2023
R带进位右移 1 位
PUSH
A
001001XX 2427
A压栈
POP
A
001010XX 282B
栈顶元素值A
MOV
RA
001011XX 2C2F
R←A
AND
A#II
001100XX 3033
II
A立数 II进行运算
JZ MM
001101XX 3437
MM
ZF1 时跳转
JMP MM
001111XX 3C3F
MM
跳转
JC MM
010000XX 4043
MM
CF1 时跳转
（2） 新微指令集
5．设计完成新指令集编写实现符号二进制法法功汇编语言程序
（1）法
MOV R0#00H
MOV R1#09H
MOV R2#09H
LOOP1 SUB R2#00H
JZ LOOP3
MOV AR2
AND A#01H
JZ LOOP2
MOV AR1
ADD R0A
LOOP2 SHL R1
SHR R2
JMP LOOP1
LOOP3 END
（2）法
MOV R0#86H
MOV R1#09H
MOV R2#00H
MOV R3#05H
MOV AR1
AND A#0FFH
JZ LOOP3
SHL R1
SHL R1
SHL R1
SHL R1
MOV AR0
PUSH A
MOV AR1
SUB R0A
JC LOOP1
JMP LOOP3
LOOP1 POP A
MOV R0A
SHL R2
SHR R1
SUB R3#01H
JZ LOOP4
MOV AR0
PUSH A
MOV AR1
SUB R0A
JC LOOP1
LOOP2 SHL R2
SHR R1
ADD R2#01H
SUB R3#01H
JZ LOOP4
MOV AR0
PUSH A
MOV AR1
SUB R0A
JC LOOP1
JMP LOOP2
LOOP3 MOV R2#0FFH
LOOP4 END
6．述程序运行情况（踪结果）
程序运行程
法
汇 编 指 令
程序址
机器码
指令说明
微程序
PC
mPC
运行时寄存器存储器值
_FATCH_
00
00
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM14
MOV R0#00
00
1400
立数00H存放寄存器R0中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM14
EM00 R000
MOV R1#09
02
1509
立数09H存放寄存器R1中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM15
EM09 R109
MOV R2#09
04
1609
立数09H存放寄存器R2中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM16
EM09 R209
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A09
EM00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
累加器A中数存放寄存器R2中
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A W09
AND A#01
0B
3001
累加器A中数立数01H做运算结果存入累加器A中
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EM01
EM01 A01
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
MOV AR1
0F
19
累加器A中数存放寄存器R1中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A09
ADD R0A
10
08
寄存器R0中值加累加器A中值结果存入寄存器R0中
FFF7EF
FFFA98
CBFFFF
+1
+1
+1
写入
EM08
EM08 W00
EM01 R009
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A09
EM1D R112
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A09
EM22 R204
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E W04
EM00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
累加器A中数存放寄存器R2中
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A A04
AND A#01
0B
3001
累加器A中数立数01H做运算结果存入累加器A中
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EM01 W01
EM01 A00
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A12
EM1D R124
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A04
EM22 R202
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A02
EM00 W00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A A02
AND A#01
0B
3001
寄存器R2立数01H改变标志位改变R2中数值
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EM01 W01
EM01 A00
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A24
EM1D R148
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A02
EM22 R201
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A01
EM00 W00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A A01
AND A#01
0B
3001
寄存器R2立数01H改变标志位改变R2中数值
C7FFEF
FFFE93
CBFFFF
+1
+1
写入
+1
+1
写入
+1
EM30
EM01 W01
EM01 A01
EM01
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
MOV AR1
0F
19
累加器A中数存放寄存器R1中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A48
ADD R0A
10
08
寄存器R0中值加累加器A中值结果存入寄存器R0中
FFF7EF
FFFA98
CBFFFF
+1
+1
+1
写入
EM08
EM08 W09
EM08 R051
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A48
EM1D R190
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A01
EM22 R200
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A00
EM00 W00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
_FATCH_
00
00
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM00
法：
汇 编 指 令
程序址
机器码
指令说明
微程序
PC
mPC
运行时寄存器存储器值
_FATCH
00
0
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM14
MOV R0#86H
00
1486
立数86H存放寄存器R0中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM14
EM86 R086
MOV R1#09H
02
1509
立数09H存放寄存器R1中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM15
EM09 R109
MOV R2#00H
04
1600
立数00H存放寄存器R2中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM16
EM00 R200
MOV R3#05H
06
1705
立数05H存放寄存器R3中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM17
EM05 R305
MOV AR1
08
19
寄存器R1数存入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A09
AND A#FF
09
30FF
累加器A中数立数FFH作运算结果存入累加器A中
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EMFF WFF
EMFF WFF
JZ 37
0B
3437
零标志位置1跳转37H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM37
SHL R1
0D
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D
EM1D R112
SHL R1
0E
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A12
EM1D R124
SHL R1
0F
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A24
EM1D R148
SHL R1
10
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A48
EM1D R190
MOV AR0
11
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A86
PUSH A
12
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST86
MOV AR1
13
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A90
SUB R0A
14
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W90
EM10
EM10 R0F6
JC 19
15
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM40 PC19
POP A
19
28
堆栈寄存器ST栈顶数赋累加器A
FFFF57
CBFFFF
+1
+1
写入
EM28
EM28 A86
MOV R0A
1A
2C
累加器A中数放入寄存器R0中
FFFB9F
CBFFFF
+1
+1
写入
EM2C
EM2C R086
SHL R2
1B
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A00
EM1E
SHR R1
1C
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A90
EM21 R148
SUB R3#01H
1D
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A05
EM01
EM01 R304
JZ 39
1F
3489
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
21
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM1D A86
PUSH A
22
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST86
MOV AR1
23
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A48
SUB R0A
24
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W48
EM10 A86
EM10 R03E
JC 19
25
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A00
EM1E
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A48
EM21 R124
ADD R2#01H
29
0601
立数01H加入寄存器R2中影响标志位
FFF7F7
C7FFEF
FFFA98
CBFFFF
+1
+1
写入
+1
+1
+1
EM06
EM06 A00
EM01
EM01 R201
SUB R3#01H
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A04
EM01
EM01 R303
JZ 39
2D
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
2F
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A3E
PUSH A
30
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST3E
MOV AR1
31
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A24
SUB R0A
32
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W24
EM10 A3E
EM10 R01A
JC 19
33
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
JMP 27
35
3C27
跳转27H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM27
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A01
EM1E R202
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A24
EM21 R112
ADD R2#01
29
0601
立数01H加入寄存器R2中影响标志位
FFF7F7
C7FFEF
FFFA98
CBFFFF
+1
+1
+1
+1
+1
写入
EM06
EM06 A02
EM01 W01
EM01 R203
SUB R3#01
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A03
EM01
EM01 R302
JZ 39
2D
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
2F
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A1A
PUSH A
30
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST1A
MOV AR1
31
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A12
SUB R0A
32
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W12
EM10 A1A
EM10 R008
JC 19
33
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
JMP 27
35
3C27
跳转27H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM27
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A03
EM1E R206
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A12
EM21 R109
ADD R2#01
29
0601
立数01H加入寄存器R2中影响标志位
FFF7F7
C7FFEF
FFFA98
CBFFFF
+1
+1
+1
+1
+1
写入
EM06
EM06 A06
EM01 W01
EM01 R207
SUB R3#01
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A02
EM01
EM01 R301
JZ 39
2D
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
2F
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A08
PUSH A
30
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST08
MOV AR1
31
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A09
SUB ROA
32
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W09
EM10 A08
EM10 R0FF
JC 19
33
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
POP A
35
28
堆栈寄存器ST栈顶数赋累加器A
FFFF57
CBFFFF
+1
+1
写入
EM28
EM28 A08
MOV R0A
1A
2C
累加器A中数放入寄存器R0中
FFFB9F
CBFFFF
+1
+1
写入
EM2C
EM2C R008
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
写入
+1
+1
EM1E
EM1E A07
EM1E R20E
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
写入
+1
+1
EM21
EM21 A09
EM21 R104
SUB R3#01
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A01
EM01
EM01 R300
JZ 39
1F
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
_FATCH
00
00
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM00
7．设计结果说明
1）先调试时JMPJCJZ转移指令全部效仔细检查微程序没发现错误查阅资料发现指令机器码1第五位第六位必须应（JMP—11JC—00JZ—01）
2）先设计指令系统发现设计指令太繁琐法估计底指令放弃先设计指令系统先写完汇编程序设计指令系统
3）写法汇编程序时候减掉数（中间结果）更余数时面简单加余数法原数（中间结果）堆栈减余数前数（中间结果）压进栈余数数（中间结果）时减栈顶元素值赋数（中间结果）
4）设计条SUB R1R2样指令写指令应微指令时发现条指令模型机里法实现指令中时出现两操作数寄存器R寄存器R2值送累加器A中然设计SUB R1A指令
五次课程设计总结体会（少200字）
通次课程设计巩固学计算机组成原理中关指令系统总线系统等方面知识进步加深COP2000实验仪方法解够更加熟练COP2000实验仪时复运算法设计分析汇编语言容通次课程设计锻炼动手力锻炼动脑力理联系实际学知识枯燥味学知识运实际掌握知识更牢固查找资料时锻炼学力提高获取信息力
次课程设计说次实践机会够活学活知识实践中加深学课程理解时加强动手力充分认识实践重性学工作中更注重提高动手力实践中学更知识
扩展：
1符号8位8位
（1）初始化输入数数
首先部分积初始化送寄存器R0中数放入R1数放入R2直接进行址LOOP部分
(2)运算程
首先数低位开始判断R1放寄存器A中立数#01H相时判断数低位01基语句JZ NEXT前面判断结果0跳转址NEXT否序执行程序
跳转NEXT程序数低位0时R0变序执行程序数低位1时R0R2相加判断低位01判断结果0跳转NEXT1否序执行程序结果送寄存器R0中存入数条件跳转NEXT2判断否位
然进行移位操作移位前需考虑R0低位01部分积移数值结果部分保存结果低位部分寄存器R1中保留移掉部分时判断R0低位利语句JZ NEXT1前面判断结果0标志位1跳转址NEXT1否序执行程序
部分积低位1时右移R0进行保存部分积低位0时右移R0R1进行保存
次循环结束进入结果输出部分JZ NEXT3
（3）显示积结果
循环控制程序结束法结果16位时16位结果高八位存放R0低八位存放R1显示结果R0显示数加R1显示数
开 始
数低位1R1
Y
N
部分积数相加
部分积变
部分积低位1？
N
Y
部分积右移
数右移加10000000
部分积右移
数右移
部分积右移八次加数寄存器里数积结果
循环结束？
N
Y
结 束
输入部分积数数
结果输出
判断数末位否1应MOV AR1AND A#01语句数1相出末位结果然利JZ NEXT果结果0跳转址NEXT否序执行程序
（1）NEXT数低位0时R0变
（2）序执行程序数低位1时R0R2相加结果送寄存器R0中
移位前需考虑R0低位01部分积移数值结果部分保存结果低位部分寄存器R1中保留移掉部分时判断R0低位先应MOV AR0AND A#01部分积1相出末位结果 利JZ NEXT1前面结果0跳转址NEXT1否序执行程序
部分积低位1时右移R0右移R1加10000000进行保存部分积低位0时右移R0R1进行保存
开 始
数低位1？
Y
N
部分积数相加
部分积变
部分积低位1？
N
Y
部分积右移
数右移加10000000
部分积右移
数右移
结 束
汇编代码：
MOV R0#00H
MOV R1#32H
MOV R2#95H
MOV R3#08H
LOOP
MOV AR1
AND A#01H
JZ NEXT
MOV AR0
ADD AR2
MOV R0A
AND A#01H
JZ NEXT1
MOV AR0
RR A
MOV R0A
MOV AR1
RR A
OR A#80H
MOV R1A
JMP NEXT2
NEXT1
MOV AR0
RR A
MOV R0A
MOV AR1
RR A
MOV R1A
JMP NEXT2
NEXT
MOV AR0
AND A#01H
JZ NEXT1
MOV AR0
RR A
MOV R0A
MOV AR1
RR A
OR A#80H
MOV R1A
JMP NEXT2
NEXT2
MOV AR3
SUB A#01H
OR A#00H
JZ NEXT3
MOV R3A
JMP LOOP
NEXT3JMP NEXT3
补码运算：
采伟福COP2000试验箱设计实现定点补码位（booth）
求：采算法定点补码位booth算法数数规定6位中首位符号位数求原码形式输入采补码方式进行运算实验数试验箱开关输入运算结果OUT寄存器中显示
设计原理：较YnYn+1状态执行相应操作图补码位运算规：
表11 Booth算法操作表说明
数Yn
附加位Yn+1
说明
0
0
附加位数部分积→1位
0
1
部分积加[X]补
附加位数部分积→1位
1
0
部分积加[X]补
附加位数部分积→1位
1
1
附加位数部分积→1位
需说明操作表n≠0时n0时判断YnYn+1运算规操作表移位运算步积右移
设计思路：
(1) 构造补码位初始化需数值
补码位算法需先求出[X]补[X]补[Q]补先[X]补[X]补[Q]补分存贮0F0H0F2H存储单元中部分积附加位初始值00E0H单元存入附加位初始值0R0中存入部分积初始值0
数处理：输入值Q求出补码作数Y存入R2中值X存入R1中根求出[X]补[X]补
实验规定数数8位数位7位完成7次操作次移位R3寄存中存入数值n7次操作完成减1
（2）运算输出
根数末位附加位确定执行操作完成次操作R3中数值减判断R3数值否零零继续循环述操作零循环结束判断时数末位附加位运算规进行次操作移位然结束运算开始时Yn+10部分积初值0步法YnYn+1决定原部分积加 [X]补加 [X]补加0右移位新部分积重复n步第n+1步YnYn+1决定部分积加[X]补加 [X]补加0移位结果先数终结果OUT寄存中显示出部分积终结果OUT寄存中显示出
（3）实现方式
掌握COP2000试验箱体系结构充分利试验箱提供汇编语言限硬件资源完成程序编写
1）算术逻辑运算指令
ADD A R 寄存器R值加入累加器A中
ADD A#II 立数II加入累加器A中
SUB A#II累加器中减立数II加入累加器A中
AND AR累加器A寄存器R值
AND A#II 累加器A立数II值
OR A R 累加器A寄存器R值
OR A #II 累加器A立数II值
CPL A累加器A取反存入累加器A中
（2）数传送指令
MOV AR寄存器R值送累加器A中
MOV A #II 立数II送累加器A中
MOV RA累加器A中值送寄存器R中
MOV R#II立数II送寄存器R中
RR A累加器右移指令
RL A累加器左移指令
（3）跳转指令
JZ MM零标志位置1跳转MM址
JMP MM跳转MM址
流程图：
根运算规循环相
判断数末位附加位YnYn+1根运算规进行循环中移位时附加位数末位保持致数首位部分积末位保持致部分积移位首位移位前首位致根数位数决定循环次流程图图22：
图22 循环相流程图
具体说明：法开始先Y01H进行运算判断Yn末位附加位01H进行运算判断附加位末位Yn+1根Yn附加位Yn+1状态决定部分积数相加相减加减然根进行算术移位
移位操作需先判断数Y末位果Yn1附加位1反0数右移位判断部分积末位部分积末位0移位数首位置0反置1判断部分积首位1移位部分积首位置1移位操作流程图图23：
汇编代码：
r3 循环次数
MOV A#07H
MOV R3A
r00 部分积初始化
MOV A#00H
MOV R0A
MOV 0E0HA
input to r1
MOV A#72HINPUT x to r1
MOV R1A
and with 20h
AND A#10000000B
judge the sign
JZ STATE1
+ cpl add 21h
STATE20
MOV AR1
CPL A
ADD A#81H
MOV 0F0HA
now A is buma
calc the R1 buma
because the r1 is>0
STATE21
MOV AR1
AND A#7FH
MOV 0F1HA
JMP STATE2
if r1>0
STATE1MOV AR1
MOV 0F0HA
STATE22
CPL A
ADD A#01H
MOV 0F1HA
STATE2input y
MOV A#0FBH
MOV R2A
and with 20H
AND A#10000000B
if r2>0 jmp to day3
JZ STATE3
if r2<0
STATE23
MOV AR2
CPL A
ADD A#81H
MOV 0F2HA
JMP STATE0
r2>0 mov 0f2hr2
STATE3MOV AR2
MOV 0F2HA
STATE0
part1 judge Y last is 1
MOV A0F2H
AND A#000001B
if y last is 0 jmp to day4
JZ STATE4
no judge addtional bit
STATE24
MOV A0E0H
AND A#000001B
JZ STATE5
STATE6MOV A0F2H
AND A#000001B
JZ STATE7
STATE26
MOV A0E0H
DEBUG
OR A#01H
MOV 0E0HA
LOOPMOV A0F2H
RR A
MOV 0F2HA
STATE27
MOV AR0
AND A#000001B
JZ STATE8
STATE28
MOV A0F2H
OR A#80H
MOV 0F2HA
LOOP1MOV AR0
RR A
MOV R0A
AND A#01000000B
JZ STATE9
STATE29
MOV AR0
OR A#80H
MOV R0A
JMP STATE10
STATE7MOV A0E0H
AND A#00H
MOV 0E0HA
JMP LOOP
STATE8MOV A0F2H
AND A#7FH
MOV 0F2HA
JMP LOOP1
STATE9MOV AR0
AND A#7FH
MOV R0A
JMP STATE10
STATE5MOV A0F1H
ADD AR0
MOV R0A
JMP STATE6
y last is 0
judge 部分积末尾
STATE4MOV A0E0H
AND A#000001B
if last is 0 jmp to day6
JZ STATE6
STATE25
MOV A 0F0H
ADD AR0
MOV R0A
JMP STATE6
judge r3 if r3 is 0 end output
STATE10MOV AR3
SUB A#000001B
MOV R3A
OR A#000000B
JZ STATE11
JMP STATE0
STATE11MOV A0F2H
AND A#000001B
JZ STATE12
STATE30
MOV A0E0H
AND A#000001B
JZ STATE13
LOOP2MOV A0F2H
MOV R1A
MOV A0F2H
RR A
MOV R1A
MOV AR0
AND A#01H
JZ NEXT1
MOV AR1
ADD A#01H
MOV R1A
MOV AR0
RR A
MOV R0A
JMP NEXT
NEXT1
MOV AR0
RR A
MOV R0A
NEXTJMP NEXT
STATE13MOV A0F1H
ADD AR0
MOV R0A
JMP LOOP2
STATE12MOV A0E0H
AND A#000001B
JZ LOOP2
MOV A0F0H
ADD AR0
MOV R0A
JMP LOOP2
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
班级：计算机 班 姓名： 学号：
完成时间：
课程设计目
1．实验机设计实现机器指令应微指令（微程序）验证进步掌握微程序设计控制器基方法解指令系统硬件结构应关系
2．通控制器微程序设计综合理解计算机组成原理课程核心知识进步建立整机系统概念
3．培养综合实践独立分析解决问题力
二课程设计务
针COP2000实验仪详细解该模型机指令微指令系统入手实现法法运算功应目标COP2000集成开发环境设计全新指令系统编写应微程序编写实现法法程序进行设计验证
三 课程设计设备（环境）
1．硬件
l COP2000实验仪
l PC机
2．软件
l COP2000仿真软件
四课程设计具体容（步骤）
1．详细解掌握COP 2000模型机微程序控制器原理通综合实验实现
该模型机指令系统特点：COP2000模型机指令8位根操作容02操作数操作数支持5种寻址方式包括累加器A寻址寄存器R0~R3寻址寄存器R0~R3间接寻址存直接寻址立数寻址
COP2000模型机指令低两位(IR0IR1)寻址R0~R3四寄存器IR2IR3ELP微控制信号CyZ两程序状态信号配合控制PC置数程序转移种转移条件判断逻辑示：
PC 置数逻辑
ELP1时允许PC预置
ELP0时
IR31时CyZ什状态PC预置
IR30时
IR20Cy1时PC预置
IR21Z1时PC预置
模型机时序控制采定长机器周期步控制方式条指令分四节拍
系统提供默认指令系统包括7类指令：
算术运算指令：
逻辑运算指令：
数传输指令：
跳转指令：
ADD A R
ADD A @R
ADD A MM
ADD A #II
ADDC A R
ADDC A @R
ADDC A MM
ADDC A #II
SUB A R
SUB A @R
SUB A MM
SUB A #II
SUBC A R
SUBC A @R
SUBC A MM
SUBC A #II
AND A R
AND A @R
AND A MM
AND A #II
OR A R
OR A @R
OR A MM
OR A #II
CPL A
MOV A R
MOV A @R
MOV A MM
MOV A #II
MOV R A
MOV @R A
MOV MM A
MOV R #II
JC MM
JZ MM
JMP MM
CALL MM RET
移位指令：
中断返回指令：
输入输出指令：
RR A
RL A
RRC A
RLC A
RETI
READ MM
WRITE MM
IN
OUT
该模型机微指令系统特点（包括微指令格式说明等）：
COP2000 模型机微指令字长 24 位全部操作控制部分含序控制字段微指令编码采混合表示法微址形成采计数器方式微指令格式水型微指令面分操作控制序控制两方面进行说明：
a 微操作控制
24 位微操作控制信号含义表：
表 1：COP2000 模型机 24 位微控制信号功
控制信号
含义
XRD：
外部设备读信号出外设址输出信号指定外设读数
EMWR：
程序存储器 EM 写信号
EMRD：
程序存储器 EM 读信号
PCOE：
程序计数器 PC 值送址总线 ABUS
EMEN：
程序存储器 EM 数总线 DBUS 接通 EMWR EMRD 决定 DBUS
数写 EM 中 EM 读出数送 DBUS
IREN：
程序存储器 EM 读出数入指令寄存器 IR 微指令计数器 uPC
EINT：
中断返回时清中断响应中断请求标志便次中断
ELP：
PC 入允许指令寄存器 IR3IR2 位结合控制程序跳转
MAREN：
数总线 DBUS 数入址寄存器 MAR
MAROE：
址寄存器 MAR 值送址总线 ABUS
OUTEN：
数总线 DBUS 数送输出端口寄存器 OUT 里
STEN：
数总线 DBUS 数存入堆栈寄存器 ST 中
RRD：
读寄存器组 R0R3寄存器 R选择指令低两位决定
RWR：
写寄存器组 R0R3寄存器 R选择指令低两位决定
CN：
决定运算器否带进位移位CN1 带进位CN0 带进位
FEN：
标志位存入 ALU 部标志寄存器
X2 X1 X0
X2X1X0 三位组合译码选择数送 DBUS 寄存器
WEN：
数总线 DBUS 值入工作寄存器 W 中
AEN：
数总线 DBUS 值入累加器 A 中
S2 S1 S0
S2S1S0 三位组合决定 ALU 做种运算
X2 X1 X0
选中寄存器
S2 S1 S0
运算
000
IN
000
A+W
001
IA
001
AW
010
ST
010
A OR W
011
PC
011
A AND W
100
D
100
A+W+Cy
101
R
101
AWCy
110
L
110
NOT A
111
111
A
b 序控制
COP2000 微程序控制器微址生成部件计数器分控制该计数器端（动加）置数端（跳转指令应位程序址）生成微命令址
2计算机中实现法法原理
（1）符号法
①实例演示：
1010×10111101110
符号法实例演示图1示：
1 0 1 0
× 1 0 1 1
0 0 0 0
＋ 1 0 1 0
1 0 1 0
＋ 1 0 1 0
1 1 1 1 0
＋ 0 0 0 0
0 1 1 1 1 0
＋ 1 0 1 0
（0） 1 1 0 1 1 1 0
：1001×01101101110
②硬件原理框图：
数（变）
0 M3 M2 M1 M0 0 0 0
ALU
ADD
ZF
控制逻辑
0 0 0 0
A3 A2 A1 A0
SHR
数（部分）
图 1：法硬件原理图
③算法流程图：
（2）符号法
①实例演示：
符号法加减交法余数正步执行减法商置1反商置0步执行加法
0
1
1
1
1
0
1
1
－
1
1
0
1
1
0
1
0
1
0
1
1
＋
1
1
0
1
0
0
0
1
0
0
1
1
－
1
1
0
1
1
1
0
1
1
1
1
1
＋
1
1
0
1
1
1
1
1
1
0
0
1
＋
1
1
0
1
0
0
0
0
0
1
1
0
123÷13商9余数6
②硬件原理框图：
数（部分余数+商）
D7 D6 D5 D4
D3 D2 D1 D0
ALU
ZF
ADD
SUB
控制逻辑
A3 A2 A1 A0 0 0 0 0
数
SHR
③算法流程图：
3．应算法分配COP2000实验仪中硬件
循环控制运算时会占累加器 A参运算操作数均应保存通寄存器
R0~R3 中资源分配：
直接法： R0：中间结果终结果
R1：数（次运算左移 1 位）
R2：数（次运算右移 1 位）
加减交法： R0：数（部分余数终余数）
R1：数（初始化时左移 4 位次计算时右移1位）
R2：商（低 4 位）
R3：计数器
4．COP2000集成开发环境设计全新指令微指令系统
设计结果表示（需增删表项）
（1） 新指令集
（设计两指令集分列表）
助记符
机器码1
机器码2
指令说明
_FATCH_
000000XX 0003
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
ADD
R#II
000001XX 0407
II
R←R+立数 II
ADD
RA
000010XX 080B
R←A+R
SUB
R#II
000011XX 0C0F
II
R←R立数II
SUB
RA
000100XX 1013
R←RA
MOV
R#II
000101XX 1417
R←R
MOV
A R
000110XX 181B
A←R
SHL
R
000111XX 1C1F3
R带进位左移 1 位
SHR
R
001000XX 2023
R带进位右移 1 位
PUSH
A
001001XX 2427
A压栈
POP
A
001010XX 282B
栈顶元素值A
MOV
RA
001011XX 2C2F
R←A
AND
A#II
001100XX 3033
II
A立数 II进行运算
JZ MM
001101XX 3437
MM
ZF1 时跳转
JMP MM
001111XX 3C3F
MM
跳转
JC MM
010000XX 4043
MM
CF1 时跳转
（2） 新微指令集
5．设计完成新指令集编写实现符号二进制法法功汇编语言程序
（1）法
MOV R0#00H
MOV R1#09H
MOV R2#09H
LOOP1 SUB R2#00H
JZ LOOP3
MOV AR2
AND A#01H
JZ LOOP2
MOV AR1
ADD R0A
LOOP2 SHL R1
SHR R2
JMP LOOP1
LOOP3 END
（2）法
MOV R0#86H
MOV R1#09H
MOV R2#00H
MOV R3#05H
MOV AR1
AND A#0FFH
JZ LOOP3
SHL R1
SHL R1
SHL R1
SHL R1
MOV AR0
PUSH A
MOV AR1
SUB R0A
JC LOOP1
JMP LOOP3
LOOP1 POP A
MOV R0A
SHL R2
SHR R1
SUB R3#01H
JZ LOOP4
MOV AR0
PUSH A
MOV AR1
SUB R0A
JC LOOP1
LOOP2 SHL R2
SHR R1
ADD R2#01H
SUB R3#01H
JZ LOOP4
MOV AR0
PUSH A
MOV AR1
SUB R0A
JC LOOP1
JMP LOOP2
LOOP3 MOV R2#0FFH
LOOP4 END
6．述程序运行情况（踪结果）
程序运行程
法
汇 编 指 令
程序址
机器码
指令说明
微程序
PC
mPC
运行时寄存器存储器值
_FATCH_
00
00
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM14
MOV R0#00
00
1400
立数00H存放寄存器R0中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM14
EM00 R000
MOV R1#09
02
1509
立数09H存放寄存器R1中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM15
EM09 R109
MOV R2#09
04
1609
立数09H存放寄存器R2中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM16
EM09 R209
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A09
EM00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
累加器A中数存放寄存器R2中
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A W09
AND A#01
0B
3001
累加器A中数立数01H做运算结果存入累加器A中
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EM01
EM01 A01
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
MOV AR1
0F
19
累加器A中数存放寄存器R1中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A09
ADD R0A
10
08
寄存器R0中值加累加器A中值结果存入寄存器R0中
FFF7EF
FFFA98
CBFFFF
+1
+1
+1
写入
EM08
EM08 W00
EM01 R009
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A09
EM1D R112
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A09
EM22 R204
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E W04
EM00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
累加器A中数存放寄存器R2中
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A A04
AND A#01
0B
3001
累加器A中数立数01H做运算结果存入累加器A中
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EM01 W01
EM01 A00
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A12
EM1D R124
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A04
EM22 R202
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A02
EM00 W00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A A02
AND A#01
0B
3001
寄存器R2立数01H改变标志位改变R2中数值
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EM01 W01
EM01 A00
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A24
EM1D R148
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A02
EM22 R201
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A01
EM00 W00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
MOV AR2
0A
1A
FFF7F7
CBFFFF
+1
+1
写入
EM1A
EM1A A01
AND A#01
0B
3001
寄存器R2立数01H改变标志位改变R2中数值
C7FFEF
FFFE93
CBFFFF
+1
+1
写入
+1
+1
写入
+1
EM30
EM01 W01
EM01 A01
EM01
JZ 11
0D
3411
零标志位置1跳转11H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM11
MOV AR1
0F
19
累加器A中数存放寄存器R1中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A48
ADD R0A
10
08
寄存器R0中值加累加器A中值结果存入寄存器R0中
FFF7EF
FFFA98
CBFFFF
+1
+1
+1
写入
EM08
EM08 W09
EM08 R051
SHL R1
11
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A48
EM1D R190
SHR R2
12
22
寄存器R2中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM22
EM22 A01
EM22 R200
JMP 06
13
3C06
跳转06H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM06
SUB R2#00
06
0E00
寄存器R2减立数00H存入寄存器R2中改变标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0E
EM0E A00
EM00 W00
EM00
JZ 15
08
3415
零标志位置1跳转15H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM15
_FATCH_
00
00
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM00
法：
汇 编 指 令
程序址
机器码
指令说明
微程序
PC
mPC
运行时寄存器存储器值
_FATCH
00
0
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM14
MOV R0#86H
00
1486
立数86H存放寄存器R0中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM14
EM86 R086
MOV R1#09H
02
1509
立数09H存放寄存器R1中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM15
EM09 R109
MOV R2#00H
04
1600
立数00H存放寄存器R2中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM16
EM00 R200
MOV R3#05H
06
1705
立数05H存放寄存器R3中
C7FBFF
CBFFFF
+1
+1
+1
写入
EM17
EM05 R305
MOV AR1
08
19
寄存器R1数存入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A09
AND A#FF
09
30FF
累加器A中数立数FFH作运算结果存入累加器A中
C7FFEF
FFFE93
CBFFFF
+1
+1
+1
+1
写入
EM30
EMFF WFF
EMFF WFF
JZ 37
0B
3437
零标志位置1跳转37H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM37
SHL R1
0D
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D
EM1D R112
SHL R1
0E
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A12
EM1D R124
SHL R1
0F
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A24
EM1D R148
SHL R1
10
1D
寄存器R1中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1D
EM1D A48
EM1D R190
MOV AR0
11
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A86
PUSH A
12
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST86
MOV AR1
13
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A90
SUB R0A
14
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W90
EM10
EM10 R0F6
JC 19
15
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM40 PC19
POP A
19
28
堆栈寄存器ST栈顶数赋累加器A
FFFF57
CBFFFF
+1
+1
写入
EM28
EM28 A86
MOV R0A
1A
2C
累加器A中数放入寄存器R0中
FFFB9F
CBFFFF
+1
+1
写入
EM2C
EM2C R086
SHL R2
1B
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A00
EM1E
SHR R1
1C
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A90
EM21 R148
SUB R3#01H
1D
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A05
EM01
EM01 R304
JZ 39
1F
3489
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
21
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM1D A86
PUSH A
22
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST86
MOV AR1
23
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A48
SUB R0A
24
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W48
EM10 A86
EM10 R03E
JC 19
25
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A00
EM1E
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A48
EM21 R124
ADD R2#01H
29
0601
立数01H加入寄存器R2中影响标志位
FFF7F7
C7FFEF
FFFA98
CBFFFF
+1
+1
写入
+1
+1
+1
EM06
EM06 A00
EM01
EM01 R201
SUB R3#01H
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A04
EM01
EM01 R303
JZ 39
2D
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
2F
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A3E
PUSH A
30
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST3E
MOV AR1
31
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A24
SUB R0A
32
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W24
EM10 A3E
EM10 R01A
JC 19
33
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
JMP 27
35
3C27
跳转27H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM27
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A01
EM1E R202
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A24
EM21 R112
ADD R2#01
29
0601
立数01H加入寄存器R2中影响标志位
FFF7F7
C7FFEF
FFFA98
CBFFFF
+1
+1
+1
+1
+1
写入
EM06
EM06 A02
EM01 W01
EM01 R203
SUB R3#01
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A03
EM01
EM01 R302
JZ 39
2D
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
2F
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A1A
PUSH A
30
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST1A
MOV AR1
31
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A12
SUB R0A
32
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W12
EM10 A1A
EM10 R008
JC 19
33
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
JMP 27
35
3C27
跳转27H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM3C
EM27
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
+1
+1
写入
EM1E
EM1E A03
EM1E R206
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
+1
+1
写入
EM21
EM21 A12
EM21 R109
ADD R2#01
29
0601
立数01H加入寄存器R2中影响标志位
FFF7F7
C7FFEF
FFFA98
CBFFFF
+1
+1
+1
+1
+1
写入
EM06
EM06 A06
EM01 W01
EM01 R207
SUB R3#01
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A02
EM01
EM01 R301
JZ 39
2D
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
MOV AR0
2F
18
寄存器R0中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM18
EM18 A08
PUSH A
30
24
累加器A中数压入堆栈寄存器ST
FFEF9F
CBFFFF
+1
+1
写入
EM24
EM24 ST08
MOV AR1
31
19
寄存器R1中数放入累加器A中
FFF7F7
CBFFFF
+1
+1
写入
EM19
EM19 A09
SUB ROA
32
10
寄存器R0中减累加器A中数影响标志位
FFFF8F
FFF7F7
FFFA99
CBFFFF
+1
+1
+1
+1
写入
EM10
EM10 W09
EM10 A08
EM10 R0FF
JC 19
33
4019
进位标志位置1跳转19H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM40
EM19
POP A
35
28
堆栈寄存器ST栈顶数赋累加器A
FFFF57
CBFFFF
+1
+1
写入
EM28
EM28 A08
MOV R0A
1A
2C
累加器A中数放入寄存器R0中
FFFB9F
CBFFFF
+1
+1
写入
EM2C
EM2C R008
SHL R2
27
1E
寄存器R2中数带进位左移位影响标志位
FFF7F7
FFF9DF
CBFFFF
+1
写入
+1
+1
EM1E
EM1E A07
EM1E R20E
SHR R1
28
21
寄存器R1中数带进位右移位影响标志位
FFF7F7
FFF9BF
CBFFFF
+1
写入
+1
+1
EM21
EM21 A09
EM21 R104
SUB R3#01
2B
0F01
寄存器R3中减立数01H影响标志位
FFF7F7
C7FFEF
FFFA99
CBFFFF
+1
+1
+1
+1
+1
写入
EM0F
EM0F A01
EM01
EM01 R300
JZ 39
1F
3439
零标志位置1跳转39H址
C6FFFF
CBFFFF
写入
+1
+1
写入
EM34
EM39
_FATCH
00
00
实验机占修改复位寄存器清0首先执行 _FATCH_ 指令取指
CBFFFF
+1
写入
EM00
7．设计结果说明
1）先调试时JMPJCJZ转移指令全部效仔细检查微程序没发现错误查阅资料发现指令机器码1第五位第六位必须应（JMP—11JC—00JZ—01）
2）先设计指令系统发现设计指令太繁琐法估计底指令放弃先设计指令系统先写完汇编程序设计指令系统
3）写法汇编程序时候减掉数（中间结果）更余数时面简单加余数法原数（中间结果）堆栈减余数前数（中间结果）压进栈余数数（中间结果）时减栈顶元素值赋数（中间结果）
4）设计条SUB R1R2样指令写指令应微指令时发现条指令模型机里法实现指令中时出现两操作数寄存器R寄存器R2值送累加器A中然设计SUB R1A指令
五次课程设计总结体会（少200字）
通次课程设计巩固学计算机组成原理中关指令系统总线系统等方面知识进步加深COP2000实验仪方法解够更加熟练COP2000实验仪时复运算法设计分析汇编语言容通次课程设计锻炼动手力锻炼动脑力理联系实际学知识枯燥味学知识运实际掌握知识更牢固查找资料时锻炼学力提高获取信息力
次课程设计说次实践机会够活学活知识实践中加深学课程理解时加强动手力充分认识实践重性学工作中更注重提高动手力实践中学更知识
扩展：
1符号8位8位
（1）初始化输入数数
首先部分积初始化送寄存器R0中数放入R1数放入R2直接进行址LOOP部分
(2)运算程
首先数低位开始判断R1放寄存器A中立数#01H相时判断数低位01基语句JZ NEXT前面判断结果0跳转址NEXT否序执行程序
跳转NEXT程序数低位0时R0变序执行程序数低位1时R0R2相加判断低位01判断结果0跳转NEXT1否序执行程序结果送寄存器R0中存入数条件跳转NEXT2判断否位
然进行移位操作移位前需考虑R0低位01部分积移数值结果部分保存结果低位部分寄存器R1中保留移掉部分时判断R0低位利语句JZ NEXT1前面判断结果0标志位1跳转址NEXT1否序执行程序
部分积低位1时右移R0进行保存部分积低位0时右移R0R1进行保存
次循环结束进入结果输出部分JZ NEXT3
（3）显示积结果
循环控制程序结束法结果16位时16位结果高八位存放R0低八位存放R1显示结果R0显示数加R1显示数
开 始
数低位1R1
Y
N
部分积数相加
部分积变
部分积低位1？
N
Y
部分积右移
数右移加10000000
部分积右移
数右移
部分积右移八次加数寄存器里数积结果
循环结束？
N
Y
结 束
输入部分积数数
结果输出
判断数末位否1应MOV AR1AND A#01语句数1相出末位结果然利JZ NEXT果结果0跳转址NEXT否序执行程序
（1）NEXT数低位0时R0变
（2）序执行程序数低位1时R0R2相加结果送寄存器R0中
移位前需考虑R0低位01部分积移数值结果部分保存结果低位部分寄存器R1中保留移掉部分时判断R0低位先应MOV AR0AND A#01部分积1相出末位结果 利JZ NEXT1前面结果0跳转址NEXT1否序执行程序
部分积低位1时右移R0右移R1加10000000进行保存部分积低位0时右移R0R1进行保存
开 始
数低位1？
Y
N
部分积数相加
部分积变
部分积低位1？
N
Y
部分积右移
数右移加10000000
部分积右移
数右移
结 束
汇编代码：
MOV R0#00H
MOV R1#32H
MOV R2#95H
MOV R3#08H
LOOP
MOV AR1
AND A#01H
JZ NEXT
MOV AR0
ADD AR2
MOV R0A
AND A#01H
JZ NEXT1
MOV AR0
RR A
MOV R0A
MOV AR1
RR A
OR A#80H
MOV R1A
JMP NEXT2
NEXT1
MOV AR0
RR A
MOV R0A
MOV AR1
RR A
MOV R1A
JMP NEXT2
NEXT
MOV AR0
AND A#01H
JZ NEXT1
MOV AR0
RR A
MOV R0A
MOV AR1
RR A
OR A#80H
MOV R1A
JMP NEXT2
NEXT2
MOV AR3
SUB A#01H
OR A#00H
JZ NEXT3
MOV R3A
JMP LOOP
NEXT3JMP NEXT3
补码运算：
采伟福COP2000试验箱设计实现定点补码位（booth）
求：采算法定点补码位booth算法数数规定6位中首位符号位数求原码形式输入采补码方式进行运算实验数试验箱开关输入运算结果OUT寄存器中显示
设计原理：较YnYn+1状态执行相应操作图补码位运算规：
表11 Booth算法操作表说明
数Yn
附加位Yn+1
说明
0
0
附加位数部分积→1位
0
1
部分积加[X]补
附加位数部分积→1位
1
0
部分积加[X]补
附加位数部分积→1位
1
1
附加位数部分积→1位
需说明操作表n≠0时n0时判断YnYn+1运算规操作表移位运算步积右移
设计思路：
(1) 构造补码位初始化需数值
补码位算法需先求出[X]补[X]补[Q]补先[X]补[X]补[Q]补分存贮0F0H0F2H存储单元中部分积附加位初始值00E0H单元存入附加位初始值0R0中存入部分积初始值0
数处理：输入值Q求出补码作数Y存入R2中值X存入R1中根求出[X]补[X]补
实验规定数数8位数位7位完成7次操作次移位R3寄存中存入数值n7次操作完成减1
（2）运算输出
根数末位附加位确定执行操作完成次操作R3中数值减判断R3数值否零零继续循环述操作零循环结束判断时数末位附加位运算规进行次操作移位然结束运算开始时Yn+10部分积初值0步法YnYn+1决定原部分积加 [X]补加 [X]补加0右移位新部分积重复n步第n+1步YnYn+1决定部分积加[X]补加 [X]补加0移位结果先数终结果OUT寄存中显示出部分积终结果OUT寄存中显示出
（3）实现方式
掌握COP2000试验箱体系结构充分利试验箱提供汇编语言限硬件资源完成程序编写
1）算术逻辑运算指令
ADD A R 寄存器R值加入累加器A中
ADD A#II 立数II加入累加器A中
SUB A#II累加器中减立数II加入累加器A中
AND AR累加器A寄存器R值
AND A#II 累加器A立数II值
OR A R 累加器A寄存器R值
OR A #II 累加器A立数II值
CPL A累加器A取反存入累加器A中
（2）数传送指令
MOV AR寄存器R值送累加器A中
MOV A #II 立数II送累加器A中
MOV RA累加器A中值送寄存器R中
MOV R#II立数II送寄存器R中
RR A累加器右移指令
RL A累加器左移指令
（3）跳转指令
JZ MM零标志位置1跳转MM址
JMP MM跳转MM址
流程图：
根运算规循环相
判断数末位附加位YnYn+1根运算规进行循环中移位时附加位数末位保持致数首位部分积末位保持致部分积移位首位移位前首位致根数位数决定循环次流程图图22：
图22 循环相流程图
具体说明：法开始先Y01H进行运算判断Yn末位附加位01H进行运算判断附加位末位Yn+1根Yn附加位Yn+1状态决定部分积数相加相减加减然根进行算术移位
移位操作需先判断数Y末位果Yn1附加位1反0数右移位判断部分积末位部分积末位0移位数首位置0反置1判断部分积首位1移位部分积首位置1移位操作流程图图23：
汇编代码：
r3 循环次数
MOV A#07H
MOV R3A
r00 部分积初始化
MOV A#00H
MOV R0A
MOV 0E0HA
input to r1
MOV A#72HINPUT x to r1
MOV R1A
and with 20h
AND A#10000000B
judge the sign
JZ STATE1
+ cpl add 21h
STATE20
MOV AR1
CPL A
ADD A#81H
MOV 0F0HA
now A is buma
calc the R1 buma
because the r1 is>0
STATE21
MOV AR1
AND A#7FH
MOV 0F1HA
JMP STATE2
if r1>0
STATE1MOV AR1
MOV 0F0HA
STATE22
CPL A
ADD A#01H
MOV 0F1HA
STATE2input y
MOV A#0FBH
MOV R2A
and with 20H
AND A#10000000B
if r2>0 jmp to day3
JZ STATE3
if r2<0
STATE23
MOV AR2
CPL A
ADD A#81H
MOV 0F2HA
JMP STATE0
r2>0 mov 0f2hr2
STATE3MOV AR2
MOV 0F2HA
STATE0
part1 judge Y last is 1
MOV A0F2H
AND A#000001B
if y last is 0 jmp to day4
JZ STATE4
no judge addtional bit
STATE24
MOV A0E0H
AND A#000001B
JZ STATE5
STATE6MOV A0F2H
AND A#000001B
JZ STATE7
STATE26
MOV A0E0H
DEBUG
OR A#01H
MOV 0E0HA
LOOPMOV A0F2H
RR A
MOV 0F2HA
STATE27
MOV AR0
AND A#000001B
JZ STATE8
STATE28
MOV A0F2H
OR A#80H
MOV 0F2HA
LOOP1MOV AR0
RR A
MOV R0A
AND A#01000000B
JZ STATE9
STATE29
MOV AR0
OR A#80H
MOV R0A
JMP STATE10
STATE7MOV A0E0H
AND A#00H
MOV 0E0HA
JMP LOOP
STATE8MOV A0F2H
AND A#7FH
MOV 0F2HA
JMP LOOP1
STATE9MOV AR0
AND A#7FH
MOV R0A
JMP STATE10
STATE5MOV A0F1H
ADD AR0
MOV R0A
JMP STATE6
y last is 0
judge 部分积末尾
STATE4MOV A0E0H
AND A#000001B
if last is 0 jmp to day6
JZ STATE6
STATE25
MOV A 0F0H
ADD AR0
MOV R0A
JMP STATE6
judge r3 if r3 is 0 end output
STATE10MOV AR3
SUB A#000001B
MOV R3A
OR A#000000B
JZ STATE11
JMP STATE0
STATE11MOV A0F2H
AND A#000001B
JZ STATE12
STATE30
MOV A0E0H
AND A#000001B
JZ STATE13
LOOP2MOV A0F2H
MOV R1A
MOV A0F2H
RR A
MOV R1A
MOV AR0
AND A#01H
JZ NEXT1
MOV AR1
ADD A#01H
MOV R1A
MOV AR0
RR A
MOV R0A
JMP NEXT
NEXT1
MOV AR0
RR A
MOV R0A
NEXTJMP NEXT
STATE13MOV A0F1H
ADD AR0
MOV R0A
JMP LOOP2
STATE12MOV A0E0H
AND A#000001B
JZ LOOP2
MOV A0F0H
ADD AR0
MOV R0A
JMP LOOP2
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档