第章 数字逻辑题
1．1数字电路数字信号
112 图形代表二进制数
010110100
1．1．4周期性数字波形图题示试计算：（1）周期（2）频率（3）占空例
MSBLSB
0 1 2 11 12 （ms）
解：图题示周期性数字波两相邻升间持续时间周期T10ms
频率周期倒数f1T1001s100HZ
占空高电脉宽度周期百分q1ms10ms*10010
12数制
122列十进制数转换二进制数八进制数十六进制数（求转换误差
（2）127 （4）2718
解：（2）（127）D1（10000000）B1（1111111）B（177）O（7F）H
（4）（2718）D(101011)B(254)O(2B)H
14二进制代码
141列十进制数转换8421BCD码：
（1）43 （3）25425
解：（43）D（01000011）BCD
143试十六进制写书列字符繁荣ASCⅡ码表示：P28
（1）+ （2）@ （3）you (4)43
解：首先查出字符应二进制表示ASCⅡ码然二进制码转换十六进制数表示
（1）+ASCⅡ码0101011（00101011）B（2B）H
（2）@ASCⅡ码1000000(01000000)B(40)H
(3)youASCⅡ码111100111011111110101应十六进制数分796F75
(4)43ASCⅡ码01101000110011应十六紧张数分3433
16逻辑函数表示方法
161图题1 61中已知输入信号AB`波形画出门电路输出L波形
解 (a)非 (b)非异
第二章 逻辑代数 题解答
211 真值表证明列恒等式
(3)（A⊕B）AB+AB
解：真值表
A
B
AB
+AB
0
0
0
1
0
1
1
0
1
1
0
0
0
0
1
0
1
0
0
0
0
1
1
0
0
1
1
1
右边2栏知+AB真值表完全相
213 逻辑代数定律证明列等式
(3)
解：
214 代数法化简列式
(3)
解：
(6)
解：
(9)
解：
217 画出实现列逻辑表达式逻辑电路图限非门二输入非门
(1)
(2)
(3)
222 已知函数L（ABCD）卡诺图图示试写出函数L简表达式
解：
223 卡诺图化简列式
（1）
解：
（6）
解：
（7）
解
224 已知逻辑函数试真值表卡诺图逻辑图（限非门非门）表示
解1>逻辑函数写出真值表
A
B
C
L
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
2>真值表画出卡诺图
3>卡诺图逻辑表达式
摩根定理化非表达式
4>已知函数非非表达式画出逻辑图
第三章题
31 MOS逻辑门电路
311根表题311列三种逻辑门电路技术参数试选择 种合适工作高噪声环境门电路
表题311 逻辑门电路技术参数表
VOL(max)V
逻辑门A
24
04
2
08
逻辑门B
35
02
25
06
逻辑门C
42
02
32
08
解：根表题311示逻辑门参数式（311）式（312）计算出逻辑门A高电低电噪声容限分：
—24V—2V04V
—08V—04V04V
理分求出逻辑门BC噪声容限分
1V
04V
1V
06V
电路噪声容限愈抗干扰力愈强综合考虑选择逻辑门C
313根表题313列三种门电路技术参数计算出延时功耗积确定种逻辑门性
表题313 逻辑门电路技术参数表
逻辑门A
1
12
16
逻辑门B
5
6
8
逻辑门C
10
10
1
解延时功耗积传输延长时间功耗积
DP tpdPD
根式计算出逻辑门延时功耗分
*16mw176* J176PJ
理出 44PJ 10PJ逻辑门DP值愈表明特性愈逻辑门C性
315 什说74HC系列CMOS非门+5V电源工作时输入端四种接法属逻辑0 (1)输入端接 (2)输入端接低15V电源 (3)输入端接类非门输出低电压01V (4)输入端接10kΩ电阻
解74HC系列CMOS门电路说输出输入低电标准电压值
01V 15V
(1) 0< 15V属逻辑门0
(2) <15V属逻辑门0
(3) <01<15V属逻辑门0
(4)CMOS栅极电流非常通常1uA10kΩ电阻产生压降10mV<001V<15V属逻辑0
317求图题317示电路输出逻辑表达式
解图解317示电路中L1L2L3L4实现功L4L1L2L3L输出逻辑表达式L
319 图题319表示三态门作总线传输示意图图中n三态门输出接数传输总线D1D2……Dn数输入端CS1CS2……CSn片选信号输入端试问
(1) CS信号进行控制便数D1D2 ……Dn通该总线进行正常传输 (2)CS信号否两两时效果出现两两效发生什情况 (3)果CS信号均效总线处什状态
解 (1)根图解319知片选信号CS1CS2……CSn高电效CSi1时第i三态门选中输入数送数传输总线根数传输速度分时CS1CS2……CSn端正脉信号相应三态门输出数分时达总线
(2)CS信号两两时效否两信号总线发生突总线时01
(3)果CS信号均效总线处高阻状态
3112 试分析3112示CMOS电路说明逻辑功
（A） （B）
（C） （D）
解：图题3112（a）示CMOS电路0时 均导通构成反相器正常工作L1时均截止A高电低电输出端均高阻状态真值表表题解3112示该电路低电三态非门表示符号图题解3112（a）示
图题3112（b）示CMOS电路0时导通非门开构成反相器正常工作LA1时截止非门输出低电截止输出端处高阻状态该电路低电三态缓器表示符号图题解3112（b）示
理分析图题3112（c）图题3112（d）示CMOS电路分高电三态缓器低电三态非门 表示符号分图题3112（c）图题3112（d）示
A
L
0
0
1
0
1
0
1
0
高阻
1
1
3112（a）
A
L
0
0
0
0
1
1
1
0
高阻
1
1
高阻
3112（b）
EN
A
L
0
0
高阻
0
1
高阻
1
0
0
1
1
1
3112（c
A
L
0
0
1
0
1
0
1
0
高阻
1
1
高阻
3112（d）
322 什说TTL非门输入端四种接法属逻辑1：（1）输入端悬空（2）输入端接高2V电源（3）输入端接类非门输出高电压36V（4）输入端接10kΩ电阻
解：（1）参见教材图324电路输入端悬空时T1集电结处正偏Vcc作T1集电结T2T3发射结T2T3饱T2集电极电位Vc2VcEs2+VBE302+0709VT4导通VB2Vc2≥VBE4+VD07+0714VT4
截止T3饱导通非门输出低电分析非门输入悬空时相输入逻辑1
（2）非门输入端接高2V电源时T1发射结导通VBE1≥05VT1基极电位V
B≥2+ C125VVB1≥21V时会T1集电结处正偏T2T3处饱状态T4截止非门输出低电非门输出端接高2V电源时相输入逻辑1
（3）非门输入端接类非门输出高电36V输出时T1导通VB136+0541VB1>21V时T1集电结正偏T2T3处饱状态时VB1钳位24VT1发射结处导通状态处反偏截止（1）（2）VB1≥21V非门输出低电
（4）非门输入端接10kΩ电阻时教材图328非门输入端相解322图示时输入电压VI(VccVBE)10（507）／（10+4）307VT1导通VBI307+ VBE307+05357 VVBI21VVBI21V时
T1集电结正偏T2T3处饱VBI钳位21VRI10kΩ时T1处截止状态（1）时相输入端输入高电
323 设74LS04反相器驱动两74ALS04反相器四74LS04反相器（1）问驱动门否超载？（2）超载试提出改进方案未超载问增加74LS04门？
解：（1）根题意74LS04驱动门时时负载门负载门中74LS04
教材附录A查出74LS0474ALS04参数（考虑符号）
74LS04：8mA04mA002mA
474LS04输入电流：4404mA16mA
44002mA008mA
274ALS04输入电流：2201mA02mA
22002mA004mA
① 拉电流负载情况图题解323（a）示74LS04总拉电流两部分474ALS04高电输入电流值4008mA电流008mA+004mA012mA74LS04提供04mA拉电流超载
② 灌电流负载情况图题解323（b）示驱动门总灌电流16mA+02mA18mA
74LS04提供8mA灌电流未超载
（2）面分析计算知74LS04驱动两类负载书灌电流拉电流均未超
324 图题324示集电极门74LS03驱动5CMOS逻辑门已知OC门输截止时漏电流02mA负载门参数：4V1V1A试计算拉电阻值
教材附录A查74LS03参数：27V05V8mA根式（316）形式（317）计算出拉电阻值灌电流情况图题解324（a）示74LS03输出低电550001mA0005mA 056K
拉电流情况图题解324（b）示74LS03输出高电
550001mA0005mA
<保证负载门输入高电取4V
49K
综述取值范围05649
367 设计发光二极(LED)驱动电路设LED参数25V 45Ma5VLED发亮时电路输出低电选出集成门电路型号画出电路图
解设驱动电路图题解367示选74LSO4作驱动器件输出低电电流8mA 05V电路中限流电阻
R444Ω
第四章 组合逻辑 题解答
4．1．2 组合逻辑电路输入波形（AB）图题412示试写出输出端逻辑表达式画出输出波形
解：逻辑电路写出逻辑表达式
首先输入波形分段然逐段画出输出波形
AB信号相时输出1时输出0输出波形
图示
4．2．1 试2输入非门设计3输入组合逻辑电路输入二进制码3时输出0输入等3时输出1
解： 根组合逻辑设计程首先确定输入输出变量列出真值表卡诺图化简简式然根求表达式进行变换画出逻辑图
1） 设入变量ABC输出变量L根题意列真值表
A B C L
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
1
2） 卡诺图化简变换逻辑表达式
3） 2输入非门实现述逻辑表达式
4．2．7 某足球评委会位教练三位球迷组成裁判员判罚进行表决满足条件时表示意三三意者两意中教练试2输入非门设计该表决电路
解： 1）设位教练三位球迷分ABCD表示输入变量1时表示意0时表示意输出L表示表决结果L1时表示意判罚0时表示意列出真值表
输入 输出
A B C D L
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
2）真值表画卡诺图
卡诺图化简LAB+AC+AD+BCD
规定2输入非门式变换两变量非——非运算式
3）根L逻辑表达式画出2输入非门组成逻辑电路
4．3．3 判断图示电路什条件产生竞争险 样修改电路消竞争险
解： 根电路图写出逻辑表达式化简
A0C1时 产生竞争险消产生竞争险增加积项 修改电路图
444 试74HC147设计键盘编码电路十键分应十进制数0～9编码器输出8421BCD码求键9优先级高工作状态标志说明没键键0两种情况
解：真值表
电路图
446 译码器74HC138适逻辑门实现函数F
解：函数式变换项形式
F
输入变量ABC分接入端端接效电74HC138低电效输出项变换反函数形式
L
译码器输出端加非门实现定组合函数
4414 七段显示译码电路图题4．4．14（a）示应图题4．414（b）示输波形试确定显示器显示字符序列
解：LE0时图题4414（a）示译码器正常工作显示字符A2A2A1A表示十进制数显示字符序列016 94LE0跳变1时数字4锁存持续显示4
4419试4选1数选择器74HC153产生逻辑函数
解：74HC153功表教材中表解4419示根表达式列出真值表变量AB分接入址选择输入端变量C接入输入端表中出输出L变量C间关系AB00时L＝C数端接CAB01时L接AB1011时L分01数输入端分接01逻辑函数产生器图解4419示
输入
输出
A
B
C
L
0
0
0
0
LC
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
0
0
1
0
1
0
1
1
0
1
1
1
1
1
1
4421 应74HC151实现逻辑函数
解：1
D1D4D510
2
44．26 试数值较器74HC85设计8421BCD码效性测试电路输8421BCD码时输出1否0
解：测试电路图题解4．4．26示输08421BCD码1010时FA＜B输出1否 00 1
4．4．31 4位数加法器74HC283构成逻辑电路图题44．31示MN控制端试分析该电路功
解：分析图题4．431示电路根MN取值确定加法器74HC283输入端B3B2B1B0值MN＝00时加法器74HC283输端B3B2B1B0＝0000加法器输出S＝IMN＝01时输入端B3B2B1B0＝0010加法器输出S＝I＋2理分析情况表题解4．4．31示
该电路控制加法电路
第六章 题答案
616已知某时序电路状态表表题6．16示输A试画出状态图果电路初始状态b输信号A次0101111试求相应输出
解：根表题61．6示状态表直接画出应状态图图题解6．16（a）示初态b开始次输0101111信号时该时序电路图题解61．6（b）示序改变状态相应输出1010101
621试分析图题62．1（a）示时序电路画出状态表状态图设电路初始状态0试画出图题6．2．1（b）示波形作Qz波形图
解：状态方程输出方程：
624 分析图题6．24示电路写出激励方程组状态方程组输出方程画出状态表状态图
解：激励方程
状态方程
输出方程
ZAQ1Q0
根状态方程组输出方程列出状态表表题解6．2．4示状态图图题解62．4示
625 分析图题6．2．5示步时序电路写出触发器激励方程电路状态方程组输出方程画出状态表状态图
解：激励方程
状态方程
输出方程
根状态方程组输出方程列出该电路状态表表题解625示状态图图题解62．5示
631 JK触发器设计步时序电路状态表
解：设计电路4状态需两JK触发器实现
（1）列状态转换真值表激励表
表题63．1示状态表JK触发器激励表列出状态转换真值表触发器激励信号表题解6．31示
（2）求激励方程组输出方程
表题解6．3．1画出触发器JK端电路输出端y卡诺图图题解6．3．1（a）示化简激励方程组
输出方程
YQ1Q0
Q1Q0A
输出方程激励方程话电路
634 试降出发D触发器设计步时序电路状态图634（a） S0S1S2编码634（a）
解：图题6．34（b）卡诺图方式表达出求状态编码方案S0＝00Si＝01S2＝10S3效状态电路需两降触发D触发器实现设两触发器输出Q1Q0输信号A输出信号Y
（1）状态图直接列出状态转换真值表表题解63．4示效状态次态关项×表示
（2）画出激励信号输出信号卡诺图根D触发器特性方程状态转换真值表直接画出2卡诺图图题解6．34（a）示 ｜
（3）卡诺图激励方程
输出方程
YAQ1
（4）根激励方程组输出方程画出逻辑电路图图题解6．3．4（b）示
（5）检查电路否启动D触发器特性方程Q＾←l＝D图题解6．34（b）示电路状态方程组
代入效状态11次态00输出Y1图(c)
651 试画出图题⒍⒌1示电路输出(Q3—Q0)波形分析电路逻辑功
解：74HC194功S1S0控制
00 保持 01右移 10 左移 11 行输入
启动信号端输低电时S11时S＝Sl＝1移位寄存器74HC194执行行输功Q3Q2Q1Q0＝D3D2D1D0＝1110启动信号撤消Q＝0两级非门S10时S1S0＝01寄存器开始执行右移操作移位程中Q3Q2Q1Q0中总0够维持S1S001状态右移操作持续进行移位情况图题解651示
图题解6．51知该电路固定时序输出低电脉四相时序脉产生电路
656 试升触发D触发器门电路组成3位步二进制加1计数器画出逻辑图
解：3位二进制计数器需3触发器步计数器触发器CP端接时钟脉源
（1）列出该计数器状态表激励表表题解656示
(2) 卡诺图化简激励方程
（3）画出电路
6510 JK触发器设计步六进制加1计数器
解：需3触发器
（1）状态表激励表
（2）卡诺图化简激励方程
（3）画出电路图
（4）检查启动力
计数器进入效状态110时CP脉作电路状态
110→111－→000 变化计数器够启动
6515 试74HCT161设计计数器计数状态然二进制数1001～1111
解：设计求知74HCT161计数程中跳0000～1000九状态保留1001～1111七状态反馈量数法实现：令74HCT161数输端D3D2D1D0＝1001进位信号TC反相器反相加行置数端设计电路图题解65．15示161异步清零步置数
6518 试分析电路说明电路进制计数器
解：两片74HCT161级联162＝256状态反馈置数法构成图题6．518示电路中数输端加数01010010应十进制数82说明该电路置数01010010态开始计数跳82状态该计数器模M255－82＝174百七十四进制计数器
6519 试74HCT161构成步二十四制计数器求采两种方法
解：M2416＜M＜256两片74HCT161两芯片CP端直接计数脉相连构成步电路低位芯片进位信号连高位芯片计数端反馈清零法反馈置数法跳256－24＝232余状态
反馈清零法：利74HCT161异步清零功第24计数脉作电路输出状态00011000时低位芯片Q3高位芯片Q0信号非门产生清零信号输出两芯片异步清零端计数器00000000状态开始重新计数电路图题解6．5．19（a）示
反馈置数法：利74HCT161步预置功两片74HCT161数输入端高位低位分加11101000（应十进制数232）高位芯片进位信号反相器接行置数端样第23计数脉作电路输出状态11111111进位信号TC＝1行置数端置零第24计数脉作11101000状态置计数器状态开始重新计数电路图题解65．19（b）示
第七章 题答案
711 指出列存储系统具少存储单元少需根址线数线
（1）64K×1 （2）256K×4 （3）lM×1 （4）128K×8
解：求解题时弄清关系容易结果：
存储单元数字数×位数
址线根数（址码位数）n字数N关系：N2n
数线根数＝位数
（1）存储单元〓64K×1〓64K（注：lK＝1024）64K〓2’亢〓16址线16根数线根数等位数处1根
理：
（2）1M存储单元18根址线4根数线
（3）1M存储单元18根址线1根数线 ＿
（4）lM存储单元17根址线8根数线
712 设存储器起始址全0试指出列存储系统高址少？
（1）2K×1 （2）16K×4 （3）256K×32
解：存储系统高址＝字数十起始址1十六进制址：
（1） 7FFH （2） 3FFFH （3） 3FFFFH ＇
72．4 1M×1位DRAM采址分时送方法芯片应具条址线？
解：1M210×210行列需20根址线采址分时送方法芯片应具10根址线
7．2．5 试具片选CE输出OE读写控制WE容量8 K×8位sRAM芯片设计16K×16位存储器系统试画出逻辑图
解：采8K×8位sRAM构成16K×16位存储器系统必须时进行字扩展位扩展2片8K×8位芯片通位扩展构成8K×16位系统时需增加8根数线8K
×16位扩展成16K×16位存储器系统必须进行字扩展需2片8K×8位芯片通样位扩展构成8K×16位存储系统8K×16位存储系统进行字扩展实现16K×16位存储器系统时需增加1根址线系统需4片8K×8位SRAM芯片
增加址线A13控制片选CE便实现字扩展两片相址sRAM构成16位数线逻辑图图题解72．5示中（0）（1）（2）（3）分构成两8K×16位存储系统非门A13反相A13A13分连接两组8K×16片选端CE实现字扩展
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
1．1数字电路数字信号
112 图形代表二进制数
010110100
1．1．4周期性数字波形图题示试计算：（1）周期（2）频率（3）占空例
MSBLSB
0 1 2 11 12 （ms）
解：图题示周期性数字波两相邻升间持续时间周期T10ms
频率周期倒数f1T1001s100HZ
占空高电脉宽度周期百分q1ms10ms*10010
12数制
122列十进制数转换二进制数八进制数十六进制数（求转换误差
（2）127 （4）2718
解：（2）（127）D1（10000000）B1（1111111）B（177）O（7F）H
（4）（2718）D(101011)B(254)O(2B)H
14二进制代码
141列十进制数转换8421BCD码：
（1）43 （3）25425
解：（43）D（01000011）BCD
143试十六进制写书列字符繁荣ASCⅡ码表示：P28
（1）+ （2）@ （3）you (4)43
解：首先查出字符应二进制表示ASCⅡ码然二进制码转换十六进制数表示
（1）+ASCⅡ码0101011（00101011）B（2B）H
（2）@ASCⅡ码1000000(01000000)B(40)H
(3)youASCⅡ码111100111011111110101应十六进制数分796F75
(4)43ASCⅡ码01101000110011应十六紧张数分3433
16逻辑函数表示方法
161图题1 61中已知输入信号AB`波形画出门电路输出L波形
解 (a)非 (b)非异
第二章 逻辑代数 题解答
211 真值表证明列恒等式
(3)（A⊕B）AB+AB
解：真值表
A
B
AB
+AB
0
0
0
1
0
1
1
0
1
1
0
0
0
0
1
0
1
0
0
0
0
1
1
0
0
1
1
1
右边2栏知+AB真值表完全相
213 逻辑代数定律证明列等式
(3)
解：
214 代数法化简列式
(3)
解：
(6)
解：
(9)
解：
217 画出实现列逻辑表达式逻辑电路图限非门二输入非门
(1)
(2)
(3)
222 已知函数L（ABCD）卡诺图图示试写出函数L简表达式
解：
223 卡诺图化简列式
（1）
解：
（6）
解：
（7）
解
224 已知逻辑函数试真值表卡诺图逻辑图（限非门非门）表示
解1>逻辑函数写出真值表
A
B
C
L
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
2>真值表画出卡诺图
3>卡诺图逻辑表达式
摩根定理化非表达式
4>已知函数非非表达式画出逻辑图
第三章题
31 MOS逻辑门电路
311根表题311列三种逻辑门电路技术参数试选择 种合适工作高噪声环境门电路
表题311 逻辑门电路技术参数表
VOL(max)V
逻辑门A
24
04
2
08
逻辑门B
35
02
25
06
逻辑门C
42
02
32
08
解：根表题311示逻辑门参数式（311）式（312）计算出逻辑门A高电低电噪声容限分：
—24V—2V04V
—08V—04V04V
理分求出逻辑门BC噪声容限分
1V
04V
1V
06V
电路噪声容限愈抗干扰力愈强综合考虑选择逻辑门C
313根表题313列三种门电路技术参数计算出延时功耗积确定种逻辑门性
表题313 逻辑门电路技术参数表
逻辑门A
1
12
16
逻辑门B
5
6
8
逻辑门C
10
10
1
解延时功耗积传输延长时间功耗积
DP tpdPD
根式计算出逻辑门延时功耗分
*16mw176* J176PJ
理出 44PJ 10PJ逻辑门DP值愈表明特性愈逻辑门C性
315 什说74HC系列CMOS非门+5V电源工作时输入端四种接法属逻辑0 (1)输入端接 (2)输入端接低15V电源 (3)输入端接类非门输出低电压01V (4)输入端接10kΩ电阻
解74HC系列CMOS门电路说输出输入低电标准电压值
01V 15V
(1) 0< 15V属逻辑门0
(2) <15V属逻辑门0
(3) <01<15V属逻辑门0
(4)CMOS栅极电流非常通常1uA10kΩ电阻产生压降10mV<001V<15V属逻辑0
317求图题317示电路输出逻辑表达式
解图解317示电路中L1L2L3L4实现功L4L1L2L3L输出逻辑表达式L
319 图题319表示三态门作总线传输示意图图中n三态门输出接数传输总线D1D2……Dn数输入端CS1CS2……CSn片选信号输入端试问
(1) CS信号进行控制便数D1D2 ……Dn通该总线进行正常传输 (2)CS信号否两两时效果出现两两效发生什情况 (3)果CS信号均效总线处什状态
解 (1)根图解319知片选信号CS1CS2……CSn高电效CSi1时第i三态门选中输入数送数传输总线根数传输速度分时CS1CS2……CSn端正脉信号相应三态门输出数分时达总线
(2)CS信号两两时效否两信号总线发生突总线时01
(3)果CS信号均效总线处高阻状态
3112 试分析3112示CMOS电路说明逻辑功
（A） （B）
（C） （D）
解：图题3112（a）示CMOS电路0时 均导通构成反相器正常工作L1时均截止A高电低电输出端均高阻状态真值表表题解3112示该电路低电三态非门表示符号图题解3112（a）示
图题3112（b）示CMOS电路0时导通非门开构成反相器正常工作LA1时截止非门输出低电截止输出端处高阻状态该电路低电三态缓器表示符号图题解3112（b）示
理分析图题3112（c）图题3112（d）示CMOS电路分高电三态缓器低电三态非门 表示符号分图题3112（c）图题3112（d）示
A
L
0
0
1
0
1
0
1
0
高阻
1
1
3112（a）
A
L
0
0
0
0
1
1
1
0
高阻
1
1
高阻
3112（b）
EN
A
L
0
0
高阻
0
1
高阻
1
0
0
1
1
1
3112（c
A
L
0
0
1
0
1
0
1
0
高阻
1
1
高阻
3112（d）
322 什说TTL非门输入端四种接法属逻辑1：（1）输入端悬空（2）输入端接高2V电源（3）输入端接类非门输出高电压36V（4）输入端接10kΩ电阻
解：（1）参见教材图324电路输入端悬空时T1集电结处正偏Vcc作T1集电结T2T3发射结T2T3饱T2集电极电位Vc2VcEs2+VBE302+0709VT4导通VB2Vc2≥VBE4+VD07+0714VT4
截止T3饱导通非门输出低电分析非门输入悬空时相输入逻辑1
（2）非门输入端接高2V电源时T1发射结导通VBE1≥05VT1基极电位V
B≥2+ C125VVB1≥21V时会T1集电结处正偏T2T3处饱状态T4截止非门输出低电非门输出端接高2V电源时相输入逻辑1
（3）非门输入端接类非门输出高电36V输出时T1导通VB136+0541VB1>21V时T1集电结正偏T2T3处饱状态时VB1钳位24VT1发射结处导通状态处反偏截止（1）（2）VB1≥21V非门输出低电
（4）非门输入端接10kΩ电阻时教材图328非门输入端相解322图示时输入电压VI(VccVBE)10（507）／（10+4）307VT1导通VBI307+ VBE307+05357 VVBI21VVBI21V时
T1集电结正偏T2T3处饱VBI钳位21VRI10kΩ时T1处截止状态（1）时相输入端输入高电
323 设74LS04反相器驱动两74ALS04反相器四74LS04反相器（1）问驱动门否超载？（2）超载试提出改进方案未超载问增加74LS04门？
解：（1）根题意74LS04驱动门时时负载门负载门中74LS04
教材附录A查出74LS0474ALS04参数（考虑符号）
74LS04：8mA04mA002mA
474LS04输入电流：4404mA16mA
44002mA008mA
274ALS04输入电流：2201mA02mA
22002mA004mA
① 拉电流负载情况图题解323（a）示74LS04总拉电流两部分474ALS04高电输入电流值4008mA电流008mA+004mA012mA74LS04提供04mA拉电流超载
② 灌电流负载情况图题解323（b）示驱动门总灌电流16mA+02mA18mA
74LS04提供8mA灌电流未超载
（2）面分析计算知74LS04驱动两类负载书灌电流拉电流均未超
324 图题324示集电极门74LS03驱动5CMOS逻辑门已知OC门输截止时漏电流02mA负载门参数：4V1V1A试计算拉电阻值
教材附录A查74LS03参数：27V05V8mA根式（316）形式（317）计算出拉电阻值灌电流情况图题解324（a）示74LS03输出低电550001mA0005mA 056K
拉电流情况图题解324（b）示74LS03输出高电
550001mA0005mA
<保证负载门输入高电取4V
49K
综述取值范围05649
367 设计发光二极(LED)驱动电路设LED参数25V 45Ma5VLED发亮时电路输出低电选出集成门电路型号画出电路图
解设驱动电路图题解367示选74LSO4作驱动器件输出低电电流8mA 05V电路中限流电阻
R444Ω
第四章 组合逻辑 题解答
4．1．2 组合逻辑电路输入波形（AB）图题412示试写出输出端逻辑表达式画出输出波形
解：逻辑电路写出逻辑表达式
首先输入波形分段然逐段画出输出波形
AB信号相时输出1时输出0输出波形
图示
4．2．1 试2输入非门设计3输入组合逻辑电路输入二进制码3时输出0输入等3时输出1
解： 根组合逻辑设计程首先确定输入输出变量列出真值表卡诺图化简简式然根求表达式进行变换画出逻辑图
1） 设入变量ABC输出变量L根题意列真值表
A B C L
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
1
1
1
1
1
2） 卡诺图化简变换逻辑表达式
3） 2输入非门实现述逻辑表达式
4．2．7 某足球评委会位教练三位球迷组成裁判员判罚进行表决满足条件时表示意三三意者两意中教练试2输入非门设计该表决电路
解： 1）设位教练三位球迷分ABCD表示输入变量1时表示意0时表示意输出L表示表决结果L1时表示意判罚0时表示意列出真值表
输入 输出
A B C D L
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
2）真值表画卡诺图
卡诺图化简LAB+AC+AD+BCD
规定2输入非门式变换两变量非——非运算式
3）根L逻辑表达式画出2输入非门组成逻辑电路
4．3．3 判断图示电路什条件产生竞争险 样修改电路消竞争险
解： 根电路图写出逻辑表达式化简
A0C1时 产生竞争险消产生竞争险增加积项 修改电路图
444 试74HC147设计键盘编码电路十键分应十进制数0～9编码器输出8421BCD码求键9优先级高工作状态标志说明没键键0两种情况
解：真值表
电路图
446 译码器74HC138适逻辑门实现函数F
解：函数式变换项形式
F
输入变量ABC分接入端端接效电74HC138低电效输出项变换反函数形式
L
译码器输出端加非门实现定组合函数
4414 七段显示译码电路图题4．4．14（a）示应图题4．414（b）示输波形试确定显示器显示字符序列
解：LE0时图题4414（a）示译码器正常工作显示字符A2A2A1A表示十进制数显示字符序列016 94LE0跳变1时数字4锁存持续显示4
4419试4选1数选择器74HC153产生逻辑函数
解：74HC153功表教材中表解4419示根表达式列出真值表变量AB分接入址选择输入端变量C接入输入端表中出输出L变量C间关系AB00时L＝C数端接CAB01时L接AB1011时L分01数输入端分接01逻辑函数产生器图解4419示
输入
输出
A
B
C
L
0
0
0
0
LC
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
0
0
1
0
1
0
1
1
0
1
1
1
1
1
1
4421 应74HC151实现逻辑函数
解：1
D1D4D510
2
44．26 试数值较器74HC85设计8421BCD码效性测试电路输8421BCD码时输出1否0
解：测试电路图题解4．4．26示输08421BCD码1010时FA＜B输出1否 00 1
4．4．31 4位数加法器74HC283构成逻辑电路图题44．31示MN控制端试分析该电路功
解：分析图题4．431示电路根MN取值确定加法器74HC283输入端B3B2B1B0值MN＝00时加法器74HC283输端B3B2B1B0＝0000加法器输出S＝IMN＝01时输入端B3B2B1B0＝0010加法器输出S＝I＋2理分析情况表题解4．4．31示
该电路控制加法电路
第六章 题答案
616已知某时序电路状态表表题6．16示输A试画出状态图果电路初始状态b输信号A次0101111试求相应输出
解：根表题61．6示状态表直接画出应状态图图题解6．16（a）示初态b开始次输0101111信号时该时序电路图题解61．6（b）示序改变状态相应输出1010101
621试分析图题62．1（a）示时序电路画出状态表状态图设电路初始状态0试画出图题6．2．1（b）示波形作Qz波形图
解：状态方程输出方程：
624 分析图题6．24示电路写出激励方程组状态方程组输出方程画出状态表状态图
解：激励方程
状态方程
输出方程
ZAQ1Q0
根状态方程组输出方程列出状态表表题解6．2．4示状态图图题解62．4示
625 分析图题6．2．5示步时序电路写出触发器激励方程电路状态方程组输出方程画出状态表状态图
解：激励方程
状态方程
输出方程
根状态方程组输出方程列出该电路状态表表题解625示状态图图题解62．5示
631 JK触发器设计步时序电路状态表
解：设计电路4状态需两JK触发器实现
（1）列状态转换真值表激励表
表题63．1示状态表JK触发器激励表列出状态转换真值表触发器激励信号表题解6．31示
（2）求激励方程组输出方程
表题解6．3．1画出触发器JK端电路输出端y卡诺图图题解6．3．1（a）示化简激励方程组
输出方程
YQ1Q0
Q1Q0A
输出方程激励方程话电路
634 试降出发D触发器设计步时序电路状态图634（a） S0S1S2编码634（a）
解：图题6．34（b）卡诺图方式表达出求状态编码方案S0＝00Si＝01S2＝10S3效状态电路需两降触发D触发器实现设两触发器输出Q1Q0输信号A输出信号Y
（1）状态图直接列出状态转换真值表表题解63．4示效状态次态关项×表示
（2）画出激励信号输出信号卡诺图根D触发器特性方程状态转换真值表直接画出2卡诺图图题解6．34（a）示 ｜
（3）卡诺图激励方程
输出方程
YAQ1
（4）根激励方程组输出方程画出逻辑电路图图题解6．3．4（b）示
（5）检查电路否启动D触发器特性方程Q＾←l＝D图题解6．34（b）示电路状态方程组
代入效状态11次态00输出Y1图(c)
651 试画出图题⒍⒌1示电路输出(Q3—Q0)波形分析电路逻辑功
解：74HC194功S1S0控制
00 保持 01右移 10 左移 11 行输入
启动信号端输低电时S11时S＝Sl＝1移位寄存器74HC194执行行输功Q3Q2Q1Q0＝D3D2D1D0＝1110启动信号撤消Q＝0两级非门S10时S1S0＝01寄存器开始执行右移操作移位程中Q3Q2Q1Q0中总0够维持S1S001状态右移操作持续进行移位情况图题解651示
图题解6．51知该电路固定时序输出低电脉四相时序脉产生电路
656 试升触发D触发器门电路组成3位步二进制加1计数器画出逻辑图
解：3位二进制计数器需3触发器步计数器触发器CP端接时钟脉源
（1）列出该计数器状态表激励表表题解656示
(2) 卡诺图化简激励方程
（3）画出电路
6510 JK触发器设计步六进制加1计数器
解：需3触发器
（1）状态表激励表
（2）卡诺图化简激励方程
（3）画出电路图
（4）检查启动力
计数器进入效状态110时CP脉作电路状态
110→111－→000 变化计数器够启动
6515 试74HCT161设计计数器计数状态然二进制数1001～1111
解：设计求知74HCT161计数程中跳0000～1000九状态保留1001～1111七状态反馈量数法实现：令74HCT161数输端D3D2D1D0＝1001进位信号TC反相器反相加行置数端设计电路图题解65．15示161异步清零步置数
6518 试分析电路说明电路进制计数器
解：两片74HCT161级联162＝256状态反馈置数法构成图题6．518示电路中数输端加数01010010应十进制数82说明该电路置数01010010态开始计数跳82状态该计数器模M255－82＝174百七十四进制计数器
6519 试74HCT161构成步二十四制计数器求采两种方法
解：M2416＜M＜256两片74HCT161两芯片CP端直接计数脉相连构成步电路低位芯片进位信号连高位芯片计数端反馈清零法反馈置数法跳256－24＝232余状态
反馈清零法：利74HCT161异步清零功第24计数脉作电路输出状态00011000时低位芯片Q3高位芯片Q0信号非门产生清零信号输出两芯片异步清零端计数器00000000状态开始重新计数电路图题解6．5．19（a）示
反馈置数法：利74HCT161步预置功两片74HCT161数输入端高位低位分加11101000（应十进制数232）高位芯片进位信号反相器接行置数端样第23计数脉作电路输出状态11111111进位信号TC＝1行置数端置零第24计数脉作11101000状态置计数器状态开始重新计数电路图题解65．19（b）示
第七章 题答案
711 指出列存储系统具少存储单元少需根址线数线
（1）64K×1 （2）256K×4 （3）lM×1 （4）128K×8
解：求解题时弄清关系容易结果：
存储单元数字数×位数
址线根数（址码位数）n字数N关系：N2n
数线根数＝位数
（1）存储单元〓64K×1〓64K（注：lK＝1024）64K〓2’亢〓16址线16根数线根数等位数处1根
理：
（2）1M存储单元18根址线4根数线
（3）1M存储单元18根址线1根数线 ＿
（4）lM存储单元17根址线8根数线
712 设存储器起始址全0试指出列存储系统高址少？
（1）2K×1 （2）16K×4 （3）256K×32
解：存储系统高址＝字数十起始址1十六进制址：
（1） 7FFH （2） 3FFFH （3） 3FFFFH ＇
72．4 1M×1位DRAM采址分时送方法芯片应具条址线？
解：1M210×210行列需20根址线采址分时送方法芯片应具10根址线
7．2．5 试具片选CE输出OE读写控制WE容量8 K×8位sRAM芯片设计16K×16位存储器系统试画出逻辑图
解：采8K×8位sRAM构成16K×16位存储器系统必须时进行字扩展位扩展2片8K×8位芯片通位扩展构成8K×16位系统时需增加8根数线8K
×16位扩展成16K×16位存储器系统必须进行字扩展需2片8K×8位芯片通样位扩展构成8K×16位存储系统8K×16位存储系统进行字扩展实现16K×16位存储器系统时需增加1根址线系统需4片8K×8位SRAM芯片
增加址线A13控制片选CE便实现字扩展两片相址sRAM构成16位数线逻辑图图题解72．5示中（0）（1）（2）（3）分构成两8K×16位存储系统非门A13反相A13A13分连接两组8K×16片选端CE实现字扩展
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档