数电部分概念总结
第章
1数制表示方法相互间转换：十进制数二进制数八进制数十六进制数
2．码制
（1）n位符号二进制数编码——正数编码符号位0负数编码符号位1
正数原码反码补码相
负数原码数值位等二进制真值绝值
负数反码数值位二进制真值绝值位取反
负数补码数值位二进制真值绝值位取反加1
（2）二——十进制编码——BCD码四位二进制码十进制数符编码分8421BCD5421BCD2421BCD等权码余三BCD格雷BCD等权码
权BCD码码符权值叠加等代表十进制数符值权BCD码码符没权值意义
十进制数BCD码表示时码组位权10n次幂例位组码位权100十位组码位权1 01百位组码位权102……
（3）性代码具易交错编码规——格雷码相邻码组位码符奇偶校验码校验位反映信息位中1符数奇偶性（校验位信息位中1符总数奇偶）
第二章
1． 逻辑函数基概念表示方法（真值表逻辑式逻辑图波形图）
2． 逻辑代数基定律（德•摩根定律）常公式
3． 逻辑代数偶规反演规代入规
4． 逻辑函数标准表达式（包含函数变量项）项式∑mi
5．般表达式通项互补缺失变量构成项表达式
6．逻辑函数简表达式项少项中变量少函数式简表达式项少项中变量少函数式
8．逻辑函数化简
（1）公式法化简
（2）卡诺图法化简
（3）具关项di逻辑函数表达式化简
第三章
1．TTL逻辑门电路输入级输出级采三极TTL电路速度高输出级采推挽形式带负载力强速度快
2CMOS逻辑门成沟道互补（NP）开启电压绝值相MOS组成逻辑门电路CMOS电路工作电源范围宽静态功耗极输出摆幅抗干扰力强
3．OC（集电极开路）OD（漏极开路）逻辑门输出低电高阻状态OC(OD)逻辑门互相连接接拉电阻实现线功（接输出函数等OC（OD）逻辑门输出函数相）
4．三态（TSL）逻辑门具输出控制电路输出高电低电高阻三种状态构成双数总线必须采三态门
5．三态门效时输出高阻状态三态门效时输出输入满足逻辑门运算功三态门输出接时意时刻三态门效
6．传输门控制模拟信号开关器件路模拟信号中选择路信号必须采传输门路数字信号中选择路信号采数选择器三态门传输门
第四章
1． 组合逻辑电路输出受前输入信号控制电路原状态关电路中没反馈通路含记忆元件典型组合逻辑功电路编码器译码器数选择器数字较器行位加法器读存储器等
2． 编码器逻辑功N电信号编程应n位二进制码中N≤2n
3．3线8线译码器74LS138输入3位二进制码输出8表示输入码组低电效信号效时3线8线译码器输出输入码变量全部项反函数
4．七段显示译码器输入4位二进制代码输出7控制数码显示段极信号正常显示时阴显示公极接低电位段极信号高电效阳显示公极接高电位段极信号低电效
5．数选择器逻辑功根n位选择码状态2n数输入中选择输出4选1数选择器74LS1538选1数选择器74LS151
6．位数二进制数相加时位加运算仅需考虑位两加数考虑低位进位称全加运算全加器实现三位二进制数加法运算输出位二进制运算高位进位信号
7．数值较器7485功输入两组4位二进制数A（A3~A0）B（B3~B0）进行较三高电效开关量A>BAba8．逻辑函数式中互补变量存竞争条件变量该变量变化时产生险现象消竞争险方法加选通信号修改逻辑设计增加冗余项加滤波电容
第五章
1．双稳态触发器时序逻辑电路基元件根激励功分 RSDJKTT’触发器触发器触发方式分直接触发电触发边触发直接触发触发器状态变化受激励信号控制电触发触发器电效时状态激励功改变边触发触发器CP脉信号效边时状态激励功改变
2．触发器特性方程描述触发条件满足时次态激励现态逻辑关系
D触发器特性方程Qn+1DJK触发器特性方程T触发器特性方程
第六章
1．时序逻辑电路输出仅前输入关原输出状态关具记忆功电路含记忆元件（双稳态触发器）电路中反馈路径时序逻辑典型功电路寄存器锁存器计数器静态机存储器等
2 时序逻辑电路根电路中触发器时钟控制方式分步异步两种步时序电路中触发器时钟信号控制触发器状态变化时进行异步时序电路中少触发器时钟信号源触发器触发器次态身时钟控制效时会产生电路状态变化步
3 电路输出控制方式分类时序逻辑电路分米利(Mealy)型时序电路莫尔(Moore)型时序电路米利型时序逻辑电路输出触发器状态外部输入控制组合逻辑函数莫尔型时序逻辑电路输出仅受触发器状态控制外部输入关
4 计数器数字系统中实现计数状态机信号分频定时延时等功移位寄存器数字系统中实现移存型计数状态机信号传输方式转换等功
5．集成计数器利输出状态控制反馈清零反馈置数减少效状态数计数器清零预置控制异步方式时产生控制信号状态效状态计数器清零预置控制方式步方式（CP脉必须时效）时产生控制信号状态效效态
6．集成计数器通级联效状态数增加（级联计数器模相）
7．移存型计数器状态码周期性循环变化具移位特性移位寄存器采输出状态控制串行输入实现移存型计数器
第七章
1．谐振荡器没稳定状态输出动01两暂稳态间切换够产生频率定矩形脉信号
2．施密特触发器输入模拟信号输出具两稳定状态数字信号输入信号升达触发电UT+时降达触发电UT时输出电翻转施密特触发器够输入信号幅度进行整形
3． 单稳态触发器稳定状态输入信号激励输出进入暂稳态然动回稳态产生宽度恒定脉信号单稳态触发器输入信号宽度进行整形实现延时定时功
4． 555定时器两模拟量输入开关量输出放电OC输出两输入分两参考电U+U较两输入高较电时输出低电放电导通两输入低较电时输出高电放电截止输入信号幅度两参考电间时输出保持原状态
5． 555定时器参考电U+05U－U+通555定时器CON端（5脚）外加电压控制CON端（5脚）加控制电压时U+等三分二电源电压值
6． 重复触发单稳态触发器电路处暂稳态时新触发脉暂稳态程重新开始输出脉宽度触发信号控制限延长输入脉周期电路暂稳态时间时电路回稳态
第八章
1． 机存储器RAM够时存储器意指定单元中存取信息系统断电存储信息丢失读存储器ROM系统运行中ROM读出指定单元中信息修改信息系统断电存储器信息会丢失
2． 存储器址码位数n决定存储器含存储单元数N（N 2 n ）存储器字数存储器数线位数m决定存储器字长存储器含存储元总数称存储容量M M N× m（容量等字数字长）
3． 存储系统信息字数字长超选存储器字数字长时需扩展扩展需存储器数量扩展总存储容量÷单片存储器容量
第九章
1． R2R倒T形电阻网络DA转换器输出电压范围参考电压幅值关转换分辨率取决输入数字码位数
2． 数模转换器输出模拟电压Uo输入数字值ND成正UoNDULSB中分辨电压Uref参考基准电压
3．模数转换器输出数字值ND根量化方式ND取值零留整四舍五入转换误差ε≈uiNDULSB模数转换器输入电压uimaxULSB（2n1）ULSB
4． 行ADC转换速度快分辨率提高时器件成剧增逐位逼ADC性价高分辨率较高转换速度较快双积分ADC分辨率高抗周期性干扰力强转换速度低
参考题：
121316171923242526212353831344494104125253513611617626629757108485910913914921
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
第章
1数制表示方法相互间转换：十进制数二进制数八进制数十六进制数
2．码制
（1）n位符号二进制数编码——正数编码符号位0负数编码符号位1
正数原码反码补码相
负数原码数值位等二进制真值绝值
负数反码数值位二进制真值绝值位取反
负数补码数值位二进制真值绝值位取反加1
（2）二——十进制编码——BCD码四位二进制码十进制数符编码分8421BCD5421BCD2421BCD等权码余三BCD格雷BCD等权码
权BCD码码符权值叠加等代表十进制数符值权BCD码码符没权值意义
十进制数BCD码表示时码组位权10n次幂例位组码位权100十位组码位权1 01百位组码位权102……
（3）性代码具易交错编码规——格雷码相邻码组位码符奇偶校验码校验位反映信息位中1符数奇偶性（校验位信息位中1符总数奇偶）
第二章
1． 逻辑函数基概念表示方法（真值表逻辑式逻辑图波形图）
2． 逻辑代数基定律（德•摩根定律）常公式
3． 逻辑代数偶规反演规代入规
4． 逻辑函数标准表达式（包含函数变量项）项式∑mi
5．般表达式通项互补缺失变量构成项表达式
6．逻辑函数简表达式项少项中变量少函数式简表达式项少项中变量少函数式
8．逻辑函数化简
（1）公式法化简
（2）卡诺图法化简
（3）具关项di逻辑函数表达式化简
第三章
1．TTL逻辑门电路输入级输出级采三极TTL电路速度高输出级采推挽形式带负载力强速度快
2CMOS逻辑门成沟道互补（NP）开启电压绝值相MOS组成逻辑门电路CMOS电路工作电源范围宽静态功耗极输出摆幅抗干扰力强
3．OC（集电极开路）OD（漏极开路）逻辑门输出低电高阻状态OC(OD)逻辑门互相连接接拉电阻实现线功（接输出函数等OC（OD）逻辑门输出函数相）
4．三态（TSL）逻辑门具输出控制电路输出高电低电高阻三种状态构成双数总线必须采三态门
5．三态门效时输出高阻状态三态门效时输出输入满足逻辑门运算功三态门输出接时意时刻三态门效
6．传输门控制模拟信号开关器件路模拟信号中选择路信号必须采传输门路数字信号中选择路信号采数选择器三态门传输门
第四章
1． 组合逻辑电路输出受前输入信号控制电路原状态关电路中没反馈通路含记忆元件典型组合逻辑功电路编码器译码器数选择器数字较器行位加法器读存储器等
2． 编码器逻辑功N电信号编程应n位二进制码中N≤2n
3．3线8线译码器74LS138输入3位二进制码输出8表示输入码组低电效信号效时3线8线译码器输出输入码变量全部项反函数
4．七段显示译码器输入4位二进制代码输出7控制数码显示段极信号正常显示时阴显示公极接低电位段极信号高电效阳显示公极接高电位段极信号低电效
5．数选择器逻辑功根n位选择码状态2n数输入中选择输出4选1数选择器74LS1538选1数选择器74LS151
6．位数二进制数相加时位加运算仅需考虑位两加数考虑低位进位称全加运算全加器实现三位二进制数加法运算输出位二进制运算高位进位信号
7．数值较器7485功输入两组4位二进制数A（A3~A0）B（B3~B0）进行较三高电效开关量A>BA
第五章
1．双稳态触发器时序逻辑电路基元件根激励功分 RSDJKTT’触发器触发器触发方式分直接触发电触发边触发直接触发触发器状态变化受激励信号控制电触发触发器电效时状态激励功改变边触发触发器CP脉信号效边时状态激励功改变
2．触发器特性方程描述触发条件满足时次态激励现态逻辑关系
D触发器特性方程Qn+1DJK触发器特性方程T触发器特性方程
第六章
1．时序逻辑电路输出仅前输入关原输出状态关具记忆功电路含记忆元件（双稳态触发器）电路中反馈路径时序逻辑典型功电路寄存器锁存器计数器静态机存储器等
2 时序逻辑电路根电路中触发器时钟控制方式分步异步两种步时序电路中触发器时钟信号控制触发器状态变化时进行异步时序电路中少触发器时钟信号源触发器触发器次态身时钟控制效时会产生电路状态变化步
3 电路输出控制方式分类时序逻辑电路分米利(Mealy)型时序电路莫尔(Moore)型时序电路米利型时序逻辑电路输出触发器状态外部输入控制组合逻辑函数莫尔型时序逻辑电路输出仅受触发器状态控制外部输入关
4 计数器数字系统中实现计数状态机信号分频定时延时等功移位寄存器数字系统中实现移存型计数状态机信号传输方式转换等功
5．集成计数器利输出状态控制反馈清零反馈置数减少效状态数计数器清零预置控制异步方式时产生控制信号状态效状态计数器清零预置控制方式步方式（CP脉必须时效）时产生控制信号状态效效态
6．集成计数器通级联效状态数增加（级联计数器模相）
7．移存型计数器状态码周期性循环变化具移位特性移位寄存器采输出状态控制串行输入实现移存型计数器
第七章
1．谐振荡器没稳定状态输出动01两暂稳态间切换够产生频率定矩形脉信号
2．施密特触发器输入模拟信号输出具两稳定状态数字信号输入信号升达触发电UT+时降达触发电UT时输出电翻转施密特触发器够输入信号幅度进行整形
3． 单稳态触发器稳定状态输入信号激励输出进入暂稳态然动回稳态产生宽度恒定脉信号单稳态触发器输入信号宽度进行整形实现延时定时功
4． 555定时器两模拟量输入开关量输出放电OC输出两输入分两参考电U+U较两输入高较电时输出低电放电导通两输入低较电时输出高电放电截止输入信号幅度两参考电间时输出保持原状态
5． 555定时器参考电U+05U－U+通555定时器CON端（5脚）外加电压控制CON端（5脚）加控制电压时U+等三分二电源电压值
6． 重复触发单稳态触发器电路处暂稳态时新触发脉暂稳态程重新开始输出脉宽度触发信号控制限延长输入脉周期电路暂稳态时间时电路回稳态
第八章
1． 机存储器RAM够时存储器意指定单元中存取信息系统断电存储信息丢失读存储器ROM系统运行中ROM读出指定单元中信息修改信息系统断电存储器信息会丢失
2． 存储器址码位数n决定存储器含存储单元数N（N 2 n ）存储器字数存储器数线位数m决定存储器字长存储器含存储元总数称存储容量M M N× m（容量等字数字长）
3． 存储系统信息字数字长超选存储器字数字长时需扩展扩展需存储器数量扩展总存储容量÷单片存储器容量
第九章
1． R2R倒T形电阻网络DA转换器输出电压范围参考电压幅值关转换分辨率取决输入数字码位数
2． 数模转换器输出模拟电压Uo输入数字值ND成正UoNDULSB中分辨电压Uref参考基准电压
3．模数转换器输出数字值ND根量化方式ND取值零留整四舍五入转换误差ε≈uiNDULSB模数转换器输入电压uimaxULSB（2n1）ULSB
4． 行ADC转换速度快分辨率提高时器件成剧增逐位逼ADC性价高分辨率较高转换速度较快双积分ADC分辨率高抗周期性干扰力强转换速度低
参考题：
121316171923242526212353831344494104125253513611617626629757108485910913914921
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档