智慧树知数字电路逻辑设计章节测试答案
智慧树知数字电路逻辑设计章节测试答案
第章
1 表示三位十进制数少需（ ）位二进制数
8
9
10
11
答案 10
2 十进制数12725应二进制数( )
111111101
1000000010
11111001
110001111
答案 111111101
3 十进制数2843余3BCD码( )
0011100001000011
0101101101110110
0110110010000111
0111110110011000
答案 0101101101110110
4 数字信号数值时间连续( )数字信号典型代表
正弦波
三角波
矩形波
尖峰波
答案 矩形波
5 数字电路计算机中( )种符号表示信息
1
2
3
4
答案 2
6 二进制八进制十六进制数转换十进制数规( )
10余数
十高位进位
权展开
答案 权展开
7 关格雷码特点描述正确 ( )
相邻2代码间1位
相邻2代码间2位
相邻2代码间3位
相邻2代码间4位
答案 相邻2代码间1位
8 负零补码表示（ ）
1 00…00
0 00…00
0 11…11
1 11…11
答案 0 00…00
9 判断两符号相二进制数相加会产生溢出符号位否发生变化
错
答案
10 常26英文字符写计算机中8421BCD码表示
错
答案 错
11 两数相减定会产生溢出现象
错
答案 错
12 周围环境温度属模拟量
错
答案
第二章
1 函数FAB+BC+ACPAʹBʹ+BʹCʹ+AʹCʹ( )
相等
互反函数
互偶式
答案 互反函数
2 逻辑函数F(A+BCʹ)ʹ(A+B)ABC取值( )时F1
000
011
201
111
答案 011
3 函数F((A+B)ʹ+(B+C)ʹ+(C+A)ʹ)ʹ简( )表达式
非非
非
非非
答案 非非
4 n变量构成( )项
n
2×n
2n1
2n
答案 2n
5 标准式( )构成逻辑表达式
项积
项积
项
项
答案 项积
6 根偶规已知等式A（B+C）AB+AC成立等式 A+BC（A+B）（A+C）( )
必然成立
必然成立
确定否成立
答案 必然成立
7 逻辑函数中变量组取值意两项积（ ）变量组取值全体项（ ）
00
01
10
11
答案 01
8 逻辑式 Y中换成换成0 换成 1 1 换成 0原变量换成反变量反变量换成原变量结果Y偶式
错
答案 错
9 相邻项指 1变量项（ ）
错
答案
10 逻辑函数中约束项允许出现变量取值组合值总等 1
错
答案 错
11 逻辑变量取值10
错
答案 错
12 逻辑表达式A+B+ABA+B成立AB0成立
错
答案 错
第三章
1 列门电路工作速度快种（）
TTL
CMOS
NMOS
PMOS
答案TTL
2 输出端直接连起实现线逻辑功门电路（）
非
OC
三态
非
答案OC
3 实现数传输总线结构选（）门电路
非
OC
三态
非
答案三态
4 TTL非门余输入端处理（）
输入端连起
悬空
接正电源
接
答案接
5图示CMOS门电路逻辑功（）门
CMOS非门
CMOS非门
CMOS非门
CMOS异门
答案B
6漏极开路门电路输出端直接接起实现线功漏极开路门门电路工作时必须输出端拉电阻接
错
答案B
7图中三态门端EN高电效EN0时输出高阻态
错
答案A
8 OD门中文含义集电极开路门电路
错
答案B
9数字电路中驱动门输出低电值VOLmax负载门G2输入低电值VILmax关系应满足 VOLmax ≤ VILmax
错
答案
10 数字电路中驱动门灌电流指输出高电时电流
错
答案错
第四章
1 二进制译码器中输入4位代码输出( )信号2
4
8
16
答案16
2 高电输出效译码器实现组合逻辑电路时需( )
非门
非门
门
门
答案门
3 列电路中( )属组合逻辑电路
触发器
计数器
数选择器
寄存器
答案数选择器
4 组合逻辑电路常设计方法中( )表示逻辑抽象结果
真值表
状态表
状态图
特性方程
答案真值表
5 组合逻辑电路竞争险( )引起
电路简
电路输出
电路中存延迟
电路门电路
答案电路中存延迟
6 考虑位数考虑低位进位加法称( )
全加
半加
全减
半减
答案半加
7 代码代表特定信号者代码赋予特定含义程称( )
译码
编码
数选择
奇偶校验
答案编码
8TTL集成芯片74LS13838线译码器译码器输出低电效输入A2A1A0101时输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ（ ）
00100000
11011111
11110111
00000100
答案11011111
9 数选择器址输入端3时（ ）数信号输出
4
6
8
16
答案8
10 64选1数选择器（ ）选择控制信号输入端
6
16
32
64
答案6
11 组合逻辑电路中意时刻电路输出前输入关电路原状态关
错
答案
12 编码器74HC148输出信号输出选通标志 效表示编码器工作效编码信号输入
错
答案错
13 门电路2输入信号时相方跳变时变化速度样输出端产生错误尖峰脉种现象称竞争险现象（ ）
错
答案错
14 异逻辑门完成运算称模2加
错
答案
第五章
1 边结构基础JK触发器CLK时钟（ ）触发
升
降
高电
低电
答案升
2 T触发器中T1时触发器实现（ ）功
置1
置0
计数
保持
答案计数
3 列说法正确（ ）
JK触发器没空翻现象
JK间约束
JK触发器没保持功JK触发器组成计数器
答案
4 锁存器触发器0态指（ ）
Q0 Qʹ0
Q0 Qʹ1
Q1 Qʹ0
Q1 Qʹ1
答案B
5 关种触发器描述列说法错误（ ）
触发器锁存器触发器增加触发时钟信号
电触发触发器CLK变效电触发器接受输入信号输入信号触发器输出置成相应状态
边触发器次态仅取决时钟效边达时输入逻辑状态
脉触发器次态考虑CLK降达时输入逻辑状态决定次态变化
答案脉触发器次态考虑CLK降达时输入逻辑状态决定次态变化
6 RS触发器CLK1期间RS间存约束
错
答案错
7 JK触发器CLK1期间存次性变化
错
答案
8 Tʹ触发器功时钟脉作次翻转次作四分频器
错
答案错
9 非门构成基RS锁存器约束条件SDRD 0
错
答案
10 脉触发器边触发器抗干扰性
错
答案错
第六章
1 8位移位寄存器存放( )位二进制代码
4
8
16
256
答案8
2 构成模值256二进制计数器需( )级触发器
2
128
8
256
答案8
3 步计数器指( )计数器
类型触发器构成
触发器时钟端连起统系统时钟控制
前级输出做级触发器时钟
级输出做前级触发器时钟
答案触发器时钟端连起统系统时钟控制
4 步清计数器指( )计数器
具清功步型
具清功异步型
清信号时钟信号时效清
清信号时钟信号关
答案清信号时钟信号时效清
5 已知Q3Q2Q1Q0步十进制计数器触发器输出Q3作进位周期正
脉宽度( )
10CP脉正脉宽度1CP周期
10CP脉正脉宽度2CP周期
10CP脉正脉宽度4CP周期
10CP脉正脉宽度8CP周期
答案10CP脉正脉宽度2CP周期
6 4位步二进制加法计数器前状态0111输入时钟脉容变( )
0111
0110
1000
0011
答案1000
74位移位寄存器原状态0000果串行输入始终14移位脉寄存器容( )0001
0111
1110
1111
答案1111
8 实现串转换串转换器件( )
计数器
移位寄存器
存储器
全加器
答案移位寄存器
9 时序电路含记忆功器件
错
答案错
10 计数器输入脉进行计数作分频器
错
答案
11 移位寄存器左移指低位移高位
错
答案错
第七章
1 机存取存储器具（ ）功
读写
读写
读
写
答案读写
2 存储容量8K×8位ROM存储器址线（ ）条
8
12
13
14
答案13
3 址读出信息写入信息存储器（ ）
RAM
ROM
PROM
EPROM
答案ROM
4 2K×16b存储器芯片存储容量（ ）
2000B
4000B
2048B
4096B
答案4096B
5 计算机层次存储系统中存通常采（ ）构成
DRAM
SRAM
E2PROM
FLASH
答案DRAM
6 开关速度方面考虑DRAM芯片SRAM芯片速度快
错
答案错
7 静态存储器存储单元静态触发器基础附加门控构成
错
答案
8 制造工艺考虑双极型存储器MOS型存储器功耗低集成度高
错
答案错
9 DRAM存储单元结构非常简单达集成度远高SRAM
错
答案
10 EPROME2PROM具更快擦改写速度
错
答案错
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档
智慧树知数字电路逻辑设计章节测试答案
第章
1 表示三位十进制数少需（ ）位二进制数
8
9
10
11
答案 10
2 十进制数12725应二进制数( )
111111101
1000000010
11111001
110001111
答案 111111101
3 十进制数2843余3BCD码( )
0011100001000011
0101101101110110
0110110010000111
0111110110011000
答案 0101101101110110
4 数字信号数值时间连续( )数字信号典型代表
正弦波
三角波
矩形波
尖峰波
答案 矩形波
5 数字电路计算机中( )种符号表示信息
1
2
3
4
答案 2
6 二进制八进制十六进制数转换十进制数规( )
10余数
十高位进位
权展开
答案 权展开
7 关格雷码特点描述正确 ( )
相邻2代码间1位
相邻2代码间2位
相邻2代码间3位
相邻2代码间4位
答案 相邻2代码间1位
8 负零补码表示（ ）
1 00…00
0 00…00
0 11…11
1 11…11
答案 0 00…00
9 判断两符号相二进制数相加会产生溢出符号位否发生变化
错
答案
10 常26英文字符写计算机中8421BCD码表示
错
答案 错
11 两数相减定会产生溢出现象
错
答案 错
12 周围环境温度属模拟量
错
答案
第二章
1 函数FAB+BC+ACPAʹBʹ+BʹCʹ+AʹCʹ( )
相等
互反函数
互偶式
答案 互反函数
2 逻辑函数F(A+BCʹ)ʹ(A+B)ABC取值( )时F1
000
011
201
111
答案 011
3 函数F((A+B)ʹ+(B+C)ʹ+(C+A)ʹ)ʹ简( )表达式
非非
非
非非
答案 非非
4 n变量构成( )项
n
2×n
2n1
2n
答案 2n
5 标准式( )构成逻辑表达式
项积
项积
项
项
答案 项积
6 根偶规已知等式A（B+C）AB+AC成立等式 A+BC（A+B）（A+C）( )
必然成立
必然成立
确定否成立
答案 必然成立
7 逻辑函数中变量组取值意两项积（ ）变量组取值全体项（ ）
00
01
10
11
答案 01
8 逻辑式 Y中换成换成0 换成 1 1 换成 0原变量换成反变量反变量换成原变量结果Y偶式
错
答案 错
9 相邻项指 1变量项（ ）
错
答案
10 逻辑函数中约束项允许出现变量取值组合值总等 1
错
答案 错
11 逻辑变量取值10
错
答案 错
12 逻辑表达式A+B+ABA+B成立AB0成立
错
答案 错
第三章
1 列门电路工作速度快种（）
TTL
CMOS
NMOS
PMOS
答案TTL
2 输出端直接连起实现线逻辑功门电路（）
非
OC
三态
非
答案OC
3 实现数传输总线结构选（）门电路
非
OC
三态
非
答案三态
4 TTL非门余输入端处理（）
输入端连起
悬空
接正电源
接
答案接
5图示CMOS门电路逻辑功（）门
CMOS非门
CMOS非门
CMOS非门
CMOS异门
答案B
6漏极开路门电路输出端直接接起实现线功漏极开路门门电路工作时必须输出端拉电阻接
错
答案B
7图中三态门端EN高电效EN0时输出高阻态
错
答案A
8 OD门中文含义集电极开路门电路
错
答案B
9数字电路中驱动门输出低电值VOLmax负载门G2输入低电值VILmax关系应满足 VOLmax ≤ VILmax
错
答案
10 数字电路中驱动门灌电流指输出高电时电流
错
答案错
第四章
1 二进制译码器中输入4位代码输出( )信号2
4
8
16
答案16
2 高电输出效译码器实现组合逻辑电路时需( )
非门
非门
门
门
答案门
3 列电路中( )属组合逻辑电路
触发器
计数器
数选择器
寄存器
答案数选择器
4 组合逻辑电路常设计方法中( )表示逻辑抽象结果
真值表
状态表
状态图
特性方程
答案真值表
5 组合逻辑电路竞争险( )引起
电路简
电路输出
电路中存延迟
电路门电路
答案电路中存延迟
6 考虑位数考虑低位进位加法称( )
全加
半加
全减
半减
答案半加
7 代码代表特定信号者代码赋予特定含义程称( )
译码
编码
数选择
奇偶校验
答案编码
8TTL集成芯片74LS13838线译码器译码器输出低电效输入A2A1A0101时输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ（ ）
00100000
11011111
11110111
00000100
答案11011111
9 数选择器址输入端3时（ ）数信号输出
4
6
8
16
答案8
10 64选1数选择器（ ）选择控制信号输入端
6
16
32
64
答案6
11 组合逻辑电路中意时刻电路输出前输入关电路原状态关
错
答案
12 编码器74HC148输出信号输出选通标志 效表示编码器工作效编码信号输入
错
答案错
13 门电路2输入信号时相方跳变时变化速度样输出端产生错误尖峰脉种现象称竞争险现象（ ）
错
答案错
14 异逻辑门完成运算称模2加
错
答案
第五章
1 边结构基础JK触发器CLK时钟（ ）触发
升
降
高电
低电
答案升
2 T触发器中T1时触发器实现（ ）功
置1
置0
计数
保持
答案计数
3 列说法正确（ ）
JK触发器没空翻现象
JK间约束
JK触发器没保持功JK触发器组成计数器
答案
4 锁存器触发器0态指（ ）
Q0 Qʹ0
Q0 Qʹ1
Q1 Qʹ0
Q1 Qʹ1
答案B
5 关种触发器描述列说法错误（ ）
触发器锁存器触发器增加触发时钟信号
电触发触发器CLK变效电触发器接受输入信号输入信号触发器输出置成相应状态
边触发器次态仅取决时钟效边达时输入逻辑状态
脉触发器次态考虑CLK降达时输入逻辑状态决定次态变化
答案脉触发器次态考虑CLK降达时输入逻辑状态决定次态变化
6 RS触发器CLK1期间RS间存约束
错
答案错
7 JK触发器CLK1期间存次性变化
错
答案
8 Tʹ触发器功时钟脉作次翻转次作四分频器
错
答案错
9 非门构成基RS锁存器约束条件SDRD 0
错
答案
10 脉触发器边触发器抗干扰性
错
答案错
第六章
1 8位移位寄存器存放( )位二进制代码
4
8
16
256
答案8
2 构成模值256二进制计数器需( )级触发器
2
128
8
256
答案8
3 步计数器指( )计数器
类型触发器构成
触发器时钟端连起统系统时钟控制
前级输出做级触发器时钟
级输出做前级触发器时钟
答案触发器时钟端连起统系统时钟控制
4 步清计数器指( )计数器
具清功步型
具清功异步型
清信号时钟信号时效清
清信号时钟信号关
答案清信号时钟信号时效清
5 已知Q3Q2Q1Q0步十进制计数器触发器输出Q3作进位周期正
脉宽度( )
10CP脉正脉宽度1CP周期
10CP脉正脉宽度2CP周期
10CP脉正脉宽度4CP周期
10CP脉正脉宽度8CP周期
答案10CP脉正脉宽度2CP周期
6 4位步二进制加法计数器前状态0111输入时钟脉容变( )
0111
0110
1000
0011
答案1000
74位移位寄存器原状态0000果串行输入始终14移位脉寄存器容( )0001
0111
1110
1111
答案1111
8 实现串转换串转换器件( )
计数器
移位寄存器
存储器
全加器
答案移位寄存器
9 时序电路含记忆功器件
错
答案错
10 计数器输入脉进行计数作分频器
错
答案
11 移位寄存器左移指低位移高位
错
答案错
第七章
1 机存取存储器具（ ）功
读写
读写
读
写
答案读写
2 存储容量8K×8位ROM存储器址线（ ）条
8
12
13
14
答案13
3 址读出信息写入信息存储器（ ）
RAM
ROM
PROM
EPROM
答案ROM
4 2K×16b存储器芯片存储容量（ ）
2000B
4000B
2048B
4096B
答案4096B
5 计算机层次存储系统中存通常采（ ）构成
DRAM
SRAM
E2PROM
FLASH
答案DRAM
6 开关速度方面考虑DRAM芯片SRAM芯片速度快
错
答案错
7 静态存储器存储单元静态触发器基础附加门控构成
错
答案
8 制造工艺考虑双极型存储器MOS型存储器功耗低集成度高
错
答案错
9 DRAM存储单元结构非常简单达集成度远高SRAM
错
答案
10 EPROME2PROM具更快擦改写速度
错
答案错
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档