集成电子技术基础教程课后习题 二篇 4章2

题2418 试负边JK触发器非门构成四位数码行寄存四位数码串行输入右移移位寄存器

1J
C1
1K
组合
逻辑电路
1J
C1
1K
组合
逻辑电路
1J
C1
1K
组合
逻辑电路
1J
C1
1K
组合
逻辑电路






C
解：令C行寄存数实现右移位操作控制端JK触发器构成框图图示：




FF3
FF2
FF1
FF0









令C1行存数C0时右移串入出组合电路逻辑函数现1J31K3函数例列出真值表求出函数式式子类推

输 入
输 出
C Q2 D3
1J3 1K3
0 0 0
0 1
0 0 1
0 1
0 1 0
1 0
0 1 1
1 0
1 0 0
0 1
1 0 1
1 0
1 1 0
0 1
1 1 1
1 0




D1
DSR
1J Q
C1
1K
1

1J Q
C1
1K
1

1J Q
C1
1K
1

1J Q
C1
1K
1


CP
C
Q3
Q2
Q1
Q0
D3
D2
D0
≥1
&
≥1
&
≥1
&
≥1
&
四函数式画出电路图图示：










题2419 图题2419实现串行加法电路图加数11011加数10111已分存入二五位加数加数移位寄存器中试分析画出六时钟脉作全加器输出Si端进位触发器Q端数移位寄存器中左边第位寄存单元输出波形(求时间应)

图题2419
解：解该题时注意全加器合逻辑电路移位寄存器触发器时序电路注意时序关系波形图：
数左位
进位触发器Q
0

0

0

0


全加Si











题2420 (1)试分析图题2420(a)(b)示计数器模少采什编码进行计数
(2)计数脉频率fCP700Hz时Q2端Q0端输出时频率少

图题2420
解：分析计数器电路种方法列表法：CP序次列出触发器初态输入次态出结异步计数器时注意CP 脉
写出触发器状态方程次设定初态计算方法求次态出结样注意状方程效必须CP脉
写出触发器状态方程填卡诺图方法出结面写出触发器状态方程次设定初态计算法例：
(a) 步计数器触发器激励方程

触发器激励方程代入特性方程求状态方程：



次设定初态计算出次态：
初态设定开始→001→010→011→100→001
→010 →000→000
状态转换图：
111→000←110 电路模M＝4采余1码进行计数
↓ 四分频高位输出频率
001→010←101 700／4＝175Hz电路启动
↑ ↓
100← 011
(b) 电路异步计数器写出状态方程方法状态方程面带CP 方程该状态方程效
级触发器状态方程：



次设定初态计算求结果：
111→000→001→010→011 电路模M＝7采421编码进行计数
↑ 启动高位输出频率
110←101←100← 700／7＝100Hz
题2421 试简述分析步异步时序逻辑电路般方法
解：述二时序逻辑电路分析知：
① 写出时序电路中触发器驱动方程特性方程驱动方程代入特性方程求触发器特性方程CP方程（步时序电路写）
② 次设定初始状态代入状态方程求次态初态般设0000开始
③ 求状态画出状态转换图（状态画）
④ 根状态转换图画出波形图（时序图）
⑤ 出电路功结（计数器模进制数否启动结）
分析时序电路方法题列出
题2422 三相步进马达电脉求图题2422示求正转时三相绕组Y0Y1Y2ABC信号序通电反转时Y0Y1Y2绕组A CB信号序通电(分图中状态转换图示)时三相绕组时候允许时通电断电试JK触发器设计控制步进马达正反转三相脉分配电路

图题2422
解：根已知波形图三相脉六节拍波形令X1正转X0反转时状态转图：
X1正转时状态图
100→110→010
↑ ↓
101←001←011
X0反转时状态图
100→101→001
↑ ↓
110←010←011
代表三相电脉A(Y0)B(Y1)C(Y2)需三JK触发器驱动三相电脉ABC表示列出真值表：
控制状态初态
次 态
JK端状态






0 1 0 0
1 0 1
× 0
0 ×
1 ×
0 1 0 1
0 0 1
× 1
0 ×
× 0
0 0 0 1
0 1 1
0 ×
1 ×
× 0
0 0 1 1
0 1 0
0 ×
× 0
× 1
0 0 1 0
1 1 0
1 ×
× 0
0 ×
0 1 1 0
1 0 0
× 0
× 1
0 ×
1 1 0 0
1 1 0
× 0
1 ×
0 ×
1 1 1 0
0 1 0
× 1
× 0
0 ×
1 0 1 0
0 1 1
0 ×
× 0
1 ×
1 0 1 1
0 0 1
0 ×
× 1
× 0
1 0 0 1
1 0 1
1 ×
0 ×
× 0
1 1 0 1
1 0 0
× 0
0 ×
× 1
卡诺图化简：

理：
理：
三相线圈允许时01时进行处理出现000111时利置成100状态

电路图示：




X
1J Q
C1
1K
1

1J Q
C1
1K
1

1J Q
C1
1K
1


CP
QA
QB
QC
≥1
&
≥1
&
≥1
&











图中允许出现状态置成100部分电路图没画出
D触发器时三驱动方程：

允许出现000111状态置0置1处理：

题2423 TTL电路组成步时序电路图题2423示
1试分析图中虚线框电路画出Q1Q2Q3波形说明虚线框电路逻辑功
2电路中Z输出触发器置零端连接起试说明X1X2X3 110时整电路逻辑功什？

图题2423
解： 1级触发器状态方程

分析状态转换图：000→001→010→011→100
↑ ↓
电路步五进制启动加法计数器（未画出效态）
2 时
出现011状态时计数器状态清0种情况整电路功三进制加法计数器
题2424 中规模集成计数器74LS193功表引脚图分题表2424图题2424示中分进位错位输出
1请画出进行加法计数实验时实际连接电路
2试通外部电路适连接74LS193连接成8421编码十进制减法计数器
题表2424 74LS193功表
输 入
输 出


1 × × × × × × ×
0 0 0 0
0 0 × ×

0 1 ↑ 1 × × × ×
四位二进制加法计数
0 1 1 ↑ × × × ×
四位二进制减法计数

图题2424
解：1电路双时钟触发逆计数器实现加法计数时应功表第三行求连接连接电路图：
1

1
四位二进制加法计数连接图
CP


2 连接成8421码十进制减法方法种反馈清0实现置数法实现例置数法实现
十进制减法状态转换图：
0000→1001→1000→0111→0110
↑ ↓
0001←0010←0011←0100←0101
计数器初始0000时减计数脉先变成1111然利1111计数器置成1001然作减1计数
连接电路图：

题2425 电路图题2425示
1令触发器初始状态Q3Q2Q1001请指出计数器模画出状态转换图电路工作时序图
2程中F2损坏欲想负边D触发器代问电路应作修改实现原电路功画出修改电路图(画修改部分电路)

图题2425
解： 1． 写出级触发器状态方程：



次设定初态代入状态方程计算状态转换图()：
100
↓
状态转换图： 001→010→101→110→011←111←000


Q1
A
Q2
Q3
时序图：





计数器模5
2．D触发器时保持功相F2现次态状态转换应变D2端
输入状态求求出D2驱动方程






D2
0 0 0
1 1 1
1
卡诺图化简：

0 0 1
0 1 0
1
0 1 0
1 0 1
0
0 1 1
0 0 1
0
1 0 0
0 1 1
1
1 0 1
1 1 0
1
1 1 0
0 1 1
1
1 1 1
0 1 1
1

1D
C1
F2
&
CP


修改电路：





题2426 中规模步四位二进制计数器(74LS161)功表引脚图分表题2426图题 2426(a)示
1请置零法设计七进制加法计数器状态转换求图题2426(b)示
2试片74LS161图题2426(c)电路设计成动完成加减循环计数计数 器000加111111减000循环
题表2426 74LS161功表







×
0
×
×
×
× × × ×
0 0 0 0
↑
1
0
×
×


×
1
1
0
×
× × × ×
保 持
×
1
1
×
0
× × × ×
↑
1
1
0
1
× × × ×
计 数

图题2426
解： 1．电路异步清计数器计0111时应0计数器清0然重新开始计数电路图：

2． 74LS161作加法计数实现000→111→000加法减循环计数时输出取图24．26(c)电路计数器输出图24．26(c)电路作变换输出变换电路真值表：
该表知Q3作控制Q30时
二者样
Q31时
74LS161步置数利Q3Q2Q1Q0
0111状态第8CP计数器置成1001跳开1000然送图24．26(c)变换电路图示
74LS161输出
加减计数输出
Q3 Q2 Q1 Q0
Q31 Q21 Q11 Q01
0 0 0 0
0 0 0 0
0 0 0 1
0 0 0 1
0 0 1 0
0 0 1 0
0 0 1 1
0 0 1 1
0 1 0 0
0 1 0 0
0 1 0 1
0 1 0 1
0
1
LD
T
P
Q3 Q2 Q1 Q0
74LS161
D3 D2 D1 D0
cr
CP
&
1
1
1
1
Q21
Q11
Q01
0 1 1 0
0 1 1 0
0 1 1 1
0 1 1 1
1 0 0 1
0 1 1 0
1 0 1 0
0 1 0 1
1 0 1 1
0 1 0 0
1 1 0 0
0 0 1 1
1 1 0 1
0 0 1 0
1 1 1 0
0 0 0 1
1 1 1 1
0 0 0 0



题2427 请总结设计时序逻辑电路般程步骤
① 分析题意确定需状态数触发器数
② 根题意画出原始状态转换图
③ 进行状态化简（合状态二状态输入相输出相时转次态相时称二状态等价合成状态）状态数越少电路般越简
④ 状态分配（称状态编码）
⑤ 画现次态状态转换该转换触发器激励端状态求输出表
⑥ 求出触发器激励端输出函数（通常卡诺图求出现变量组合作约束项处理
⑦ 根求逻辑函数画出完整电路图
⑧ 校验否启动时重新设计
题2428 参考教材图2444图2445试分析GAL16V8器件实现模二进制计数器什
解： 模256
题2429 参考教材图2444图2445试分析GAL16V8器件 实现逻辑变量输入逻辑函数实现输出
解： 16输入8输出
题2430 (机题)设计变模数减法计数器求S1S000时 模4S1S001时模7S1S010时模10S1S011时模16求 ：
(1)Lattice公司ISP Synario开发软件环境ABELHDL语言描述该电路逻辑功
(2)出输出逻辑函数简表达式
(3)出逻辑功仿真波形
解：




文档香网(httpswwwxiangdangnet)户传

《香当网》用户分享的内容，不代表《香当网》观点或立场，请自行判断内容的真实性和可靠性！
该内容是文档的文本内容，更好的格式请下载文档