课 程 设 计 务 书
(2014 ~2015第三学期)
设 计 题 目: EDA数字系统课程设计
学 院 名 称: 电气动化工程学院
专 业(班 级): 动化20XX级
姓 名(学 号): **
起 讫 日 期: 2015年7月25日-2015年 7月30日
指 导 教 师:
系(教研室)负责:
目录
. 课程摘
二. 实验 Max+Plus2练
三. 实验二 38译码器
四. 实验三 74161实现十进制加法计数器
五. 实验四 六十进制加法计数器
六. 实验五 设计电路八数码次显示012…AB…EF
七. 实验六 设计电路两数码显示1~12十二进制计数两数码显示0~59六十进制计数
八. 设计题目:数字频率计
1二分频电路
2测量校验信号选择电路
3计数器电路
4选存报警电路
5锁存器电路
6扫描电路
九. 结感受
十. 参考文献
EDA设计步骤
1设计输入方式
1.进入E:盘新建工作目录英文字母+数字命名E \xiongwei01
2.进入Windows桌面双击Quartus II图标
3选择File > New Project Wizard命令进行工程名文件位置设置制定目标器件
4 选择File菜单中NewDesign File栏中选择Block DiagramSchematic File开原理图编辑器
5.元件放置(双击编辑工作区空白处弹出话框)
6.元件复制放缩旋转等
7.元件间添加连线相名字导线电气相连组输入信号组输出信号合成 Bus(组)
8.添加输入输出引脚命名
9.工作目录中保存原理图方法:FILESAVE AS输入文件名: zab (扩展名GDF)
10. 画图程中定时保存文件免文件丢失
2 编译
1 前文件转换成顶层文件
2 点击AssignmentsDevice菜单弹出setting话框选择:Device and pin Options 钮弹出Device and pin Options浮动窗口单击Used Pins未引脚设三态输入方式然选择确定OK钮
3 启动Processing菜单Start Compilation项开始编译
4 确认该模块逻辑功正确前提关闭编译话框保存文件
3 计算机仿真(时序模拟)
(1)先建立波形文件 (扩展名*scf)
1 开菜单FileNewVerification File中选择VectorWaveform File(scf)点击OK
2确定仿真时间网格宽度:通Eidt菜单End timeGrid Size分设置20us40us
3 编辑vmf文件:波形编辑器窗口中单击鼠标右键选择Insert Node or bus开话框点击弹出话框点击List找设计中出现输入输出端口点击全部部分导入仿真波形文件点击两窗口OK钮
4 绘制波形工具条绘制输入节点波形高低电时钟周期选择等
5 选FileSave as存盘工作目录中保存波形文件 zabSCF
(2) 时序模拟
1 Processing菜单选择Start Simulation命令开始工程仿真
2 模拟完毕zandvmf文件中观察仿真结果模拟结果进行检查(输出波形滞效应)
4
脚分配
1选择菜单中Pin栏显示项目信号列表目标芯片脚图
2 选择载板(器件)脚分配方法样(参见 EPF10K10脚分配表)
3 脚分配进行编译(改变脚应编译次没错误载)
5 载
1 关闭实验箱电源USB载器分连接计算机目标器件JTAG口开实验箱电源
2选择Tool菜单Programmer命令载前点击界面Hardmare Setup钮选中点击close退出完成硬件配置界面中编程模式确定JTAGProgramConfigure复选框中勾便点击Start钮开始载
实验 :Max+Plus2练
目:学会Quartus II
原理图:
仿真图:
实验二 :38译码器
目:解38译码器原理门实现38译码器进步Quartus II
原理图:
仿真图:
实验三 :74161实现十进制加法计数器
目:解74161工作原理利74161非门实现计数器注意实验板种时钟法
原理图:
仿真图:
实验四 :六十进制加法计数
目:解7416074161工作原理学会7416074161非门实现60进制计数器方法
原理图:
仿真图:
实验五 :设计电路八数码次显示012…AB…EF
目:解数码扫描显示原理学会7416074161741387448设计显示电路
原理图:
仿真图:
实验六 :设计电路两数码显示1~12十二进制计数两数码显示0~59六十进制计数
目:进步解位数码扫描显示原理设计12进制60进制解Verilog HDL设计8选1数字选择器方法设计显示电路
原理图:
十二进制原理图
六十进制原理图
仿真图:
设计题目 数字频率计
.设计求
设计测量方波信号频率频率计测量结果十进制数显示测量频率范围1100kHz分成两频段1999Hz1100kHz三位数码显示测量频率LED显示表示单位亮绿灯表示Hz亮红灯表示kHz
具动校验测量两种功标准时钟校验测量精度
具超量程报警功超出目前量程档测量范围时发出灯光音响信号
二.设计思路原理
脉信号频率单位时间产生脉数起表达式fNTf测信号频率N计数器累计脉数T产生N脉时间1s时间计数器记录结果测信号频率
设计问题分测量校验选择模块计数器模块送存选择报警电路模块锁存器模块扫描显示模块部分
测试校验选择模块输入信号:选择信号select测信号meas测试信号test输出信号CP1select0时测量状态CP1measselect1时校验状态 CP1test校验信号测量电路测量信号 CP1已
设置1s定时信号(周期2s)1s定时时间测信号送入计数器输入端
计数器CP1信号进行计数1s定时时间结束计数器结果送锁存器锁存时计数器清零采样测量做准备
设置量程档控制开关K单位显示信号YK0时1999Hz量程档数码显示数值测信号频率值Y显示绿色单位HzK1时1100kHz量程档测信号频率数码显示数值1000Y显示红色单位kHz
设置超出量程档测量范围示警信号alert计数器六级十进制计数构成测信号频率1kHz计数器进行三级十进制计数显示值999Hz果测信号频率超出范围示警信号驱动灯光扬声器报警测信号1100kHz计数器进行六位十进制计数取第三四五位显示值999kHz果测信号频率超出范围报警
设计方案
1 电路框图
2总体电路图
3部分电路图功说明
31二分频电路
功说明:输入1HZ输出率05HZ
32测量校验信号选择电路
功说明:CP1脉信号输入端05Hz输入脉select选择控制端select1时选择test输入信号CP1校验信号select0时选择meas输入信号测量信号输入CP1测量信号
33计数器电路
功说明块电路6块74160十进制计数器中左起前五块74160计数器功块提供高位报警信号输出作计数器五块74160中左起前三块实现1999Hz计数数输出两块74160实现高位1100kHz计数数输出选择1999Hz量程时候果超出该范围必然三块74160会高电输出四五两块8数输出端门组合形成低位报警信号输出高位超出量程时块74160会进位计数高电输出输出端门实现高位报警功
34选存报警电路
(1)报警电路:
(2)选存电路:
功说明:(1)选存:BUSMUX模块总线数选择器WIDTH4实现四总线选择输入SEL0时选择dataa[]总线输入SEL1时选择datab[]总线输入SEL开关K控制
(2)报警:K0量程0999HZ信号超999HZ100KHZ时第四五块计数器输出端必高电门输出高电K非相然门输出高电报警K0信号超99999KHZ时第六块计数器会高位输出2门然高电报警K1量程100KHZ超量程第六块计数器会高位输出2门然高电报警
35锁存器电路
功说明:电路两742734D触发器构成数选择电路数D0D11输入74273中存储CLK脉时数C1C12输出实现数保存输出
36扫描显示电路
(1)扫描电路:
(2)显示电路:
功说明:
Mux8_1A模块作选择数层锁存电路中数三条总线输入q1q3输出7448译码完成7段码显示部分741603线8线译码器组成控制显示器轮流开关CLKD输入扫描频率扫描频率200Hz时超出眼睛识惯性范围显示器显示出稳定数字MS2引脚控制开关相实现数点控制
脚分配表:
EPF10K10脚分配表
外部器件
脚
外部器件
脚
数码 (16)
七段信号
A
83
数开关 (14)
高低电(锁)
K1
27
B
81
K2
28
C
80
K3
29
D
79
K4
35
E
78
K5
36
F
73
K6
37
G
72
单脉
K7
38
H
71
K8
39
位信号MS1MS8
1
70
高低电()
K9
52
2
69
K10
53
3
67
K11
54
4
66
K12
58
5
65
K13
59
6
64
K14
60
7
62
8
61
发光二极 (16)
AD558
D7
L1
16
4*4键盘 ( 8 )
V1
2*
D6
L2
17
V2
44*
D5
L3
18
V3
84*
D4
L4
19
V4
47
D3
L5
21
H1
48
D2
L6
22
H2
49
D1
L7
23
H3
50
D0
L8
24
H4
51
TLC549
LOAD
L9
11
DIN
L10
10
蜂 鸣 器
FM
30
CLK
L11
9
时钟信号
CP1
42*
RS232
R
L12
8
CP2
01*
T
L13
7
CP3
43*
MAX7219
CLK
L14
6
DATA
L15
5
CS
L16
3
AD558
CS
25
结感受
通EDA实验数字电路系统更直观理解感受 通前面六实验充分掌握Quartus II基操作数字系统绘制程中掌握元件生成数字系统显示种计数器时通频率计设计更解数字系统设计易模块深入解掌握
程相互讨系统模块组成连接时会编译错误花费量时间作修改时甚编译通结果然情况通相互讨请教解决中成感十分令感高兴细节更加理解时通次实验课程学书容外动手设计部分明白理实践差距实践出真知道理学产生十分积极影响相信通次实验会更加努力学更知识实践
参考文献:
[1]李国丽朱维勇 电子技术实验指导书[M]合肥:中国科技学出版社2000
[2]王金明编杨吉斌 数字系统设计Verilog HDL[M]北京:电子工业出版社2002
[3]潘松黄继业 EDA技术实教程[M]北京:科学出版社2002
[4]董守田张志杰欧阳斌林 基JK2技术数字系统设计[J]东北农业学学报34(3)254257
合肥工业学课程设计务书
设计题目
EDA数字系统课程设计
容
解种PLD器件基结构掌握MAX+Plus2方法图形输入法Verilog HDL完成规定基练题基础完成数字系统设计题设计仿真载(FPGA实现)
应收集资 料
1EDA数字系统设计李国丽 朱维勇 栾铭编
2数字电子技术基础 阎石编
设计
进度
计划
讲课: EDA简介
实验:Max+Plus2练完成简单门电路图形设计输入编译仿真脚分配载(4学时)
实验二:图形设计输入38译码器 步十进制加法计数器步六十进制计数器
六十进制计数器制作十二进制计数器(01~12)二十四进制计数器(00~23)百进制计数器设计输入编译仿真脚分配载(8学时)
实验三:完成实验Verilog HDL设计输入(4学时)
实验四:完成扫描显示141142 (4学时)
讲课:布置数字系统设计题讲解设计求原理框图设计提示
方案设计设计调试载验证(12学时)
设计考核验收写课程设计报告(2学时)
参考文 献
1 李国丽编EDA数字系统设计2008
2 王金明编数字系统设计Verilog HDL北京:电子工业出版社2002
3 潘松EDA技术实教程北京:科学出版社2002
指导教师意 见
设计进度计划求完成步务
备注
EDA简概述
EDA电子设计动化(Electronic Design Automation)缩写20世纪60年代中期计算机辅助设计(CAD)计算机辅助制造(CAM)计算机辅助测试(CAT)计算机辅助工程(CAE)概念发展
概念
EDA技术计算机工具设计者EDA软件台硬件描述语言VHDL完成设计文件然计算机动完成逻辑编译化简分割综合优化布局布线仿真直特定目标芯片适配编译逻辑映射编程载等工作利EDA工具电子设计师概念算法协议等开始设计电子系统量工作通计算机完成电子产品电路设计性分析设计出IC版图PCB版图整程计算机动处理完成
应
现EDA概念范畴宽包括机械电子通信航空航天化工矿产生物医学军事等领域EDA应目前EDA技术已公司企事业单位科研教学部门广泛例飞机制造程中设计性测试特性分析直飞行模拟涉EDA技术文指EDA技术针电子电路设计PCB设计IC设计
文档香网(httpswwwxiangdangnet)户传
《香当网》用户分享的内容,不代表《香当网》观点或立场,请自行判断内容的真实性和可靠性!
该内容是文档的文本内容,更好的格式请下载文档